Halbleiter-Foundry-Marktgröße und Marktanteilsanalyse – Wachstumstrends und Prognose (2026–2031)

Globale Halbleiter-Foundry-Markttrends und Erkenntnisse

KI-Beschleuniger-Wettlauf für fortschrittliche Knoten unter 5 nm

Sub-5-nm-Kapazitäten haben sich im Halbleiter-Foundry-Markt von einer Nische zum Mainstream entwickelt, da Hyperscaler und Chip-Designer um das Training größerer KI-Modelle wetteifern. TSMC berichtete, dass 7-nm- und feinere Knoten im zweiten Quartal 2025 74 % des Wafer-Umsatzes ausmachten, was den Stellenwert unterstreicht, den Kunden der Dichteleistung beimessen^{[1]Taiwan Semiconductor Manufacturing Company Limited, "TSMC meldet Gewinn je Aktie für das zweite Quartal in Höhe von NTD 15,36," pr.tsmc.com}. Samsungs Gate-All-Around-2-nm-Programm und Intels 1,4-nm-Roadmap bestätigen einen branchenweiten Schwenk hin zu atomskaligen Geometrien. Die schnelle Knotenmigration treibt auch die Nachfrage nach fortschrittlichen Interposern an und erfordert co-optimierte Fertigungs- und Verpackungslinien. Die hohe Kapitalintensität – oft über 20 Mrd. USD pro Fertigungsanlage – begrenzt die Zahl der wettbewerbsfähigen Anbieter und festigt einen oligopolistischen Markt, in dem die Prozessführerschaft den Marktanteil direkt bestimmt. 

Mainstream-Chip-Nachfrage durch Elektrifizierung des Automobilsektors

Elektrofahrzeuge treiben die Nachfrage im Halbleiter-Foundry-Markt an und erfordern eine zweigleisige Siliziumstrategie: Energiemanagement-ICs auf reifen Knoten und hochleistungsfähige SoCs auf führenden Knoten. Der Wechsel der Automobilhersteller zu zentralisierten elektronischen Architekturen sichert langfristige 28-nm- und 45-nm-Volumina und bietet eine zuverlässige Auslastung für Fertigungsanlagen, die sonst durch zyklische Smartphone-Aufträge unter Druck stehen. Lange Qualifizierungszyklen und strenge AEC-Q100-Standards fördern mehrjährige Kapazitätsreservierungen und verbessern die Umsatztransparenz für Foundries, die reife und fortschrittliche Knoten ausbalancieren. Teslas Strategie für kundenspezifische Chips veranschaulicht, wie Erstausrüster dedizierte Kapazitätsvereinbarungen nutzen, um die Versorgung zu sichern und die Leistung zu differenzieren. 

Drang der Verteidigungsbehörden nach vertrauenswürdigen inländischen Fertigungsanlagen

Die nationale Sicherheitspolitik steht bei Entscheidungen über Fertigungsstandorte nun gleichrangig neben den Kosten. Der US-amerikanische CHIPS Act stellte 52,7 Mrd. USD bereit, um kritische Knoten wieder ins Inland zu verlagern, während das Handelsministerium ein Institut für digitale Zwillinge mit 285 Mio. USD förderte, um den Hochlauf der inländischen Fertigung zu beschleunigen^{[2]Nationales Institut für Standards und Technologie, "CHIPS Manufacturing USA Institute," nist.gov} . Der europäische Chips Act und Indiens Halbleitermission spiegeln dieses Modell wider und lenken neue Kapazitätsankündigungen gemeinsam in Richtung verbündeter Regionen. Verteidigungsverträge garantieren Basisvolumina und stellen strenge Herkunftsanforderungen, was Foundries mit sicheren, inländischen Lieferketten begünstigt. 

Chiplets und 3D-ICs mit Bedarf an neuen Foundry-Workflows

Vertikale Stapelung und Chip-Partitionierung ermöglichen es Designern, DRAM-, Analog-, HF- und Logik-Dies für Gewinne auf Systemebene zu kombinieren, die durch reine Skalierung nicht mehr erzielt werden können. TSMCs SoIC- und Samsungs X-Cube-Plattformen integrieren die Gehäusetechnologie in den kritischen Pfad des Zeitplans und erweitern den traditionellen Foundry-Umsatzrahmen. Neue thermische Budgets, TSV-Designregeln und Testverfahren schaffen steile Lernkurven, die Marktführer weiter von Neueinsteigern differenzieren. Die durchschnittlichen Verkaufspreise steigen mit der Gehäusekomplexität und puffern die Bruttomargen gegen zyklische Schwankungen in der Nachfrage nach Standard-Logik. 

Unsicherheit durch geopolitische Exportkontrollen

Erweiterte Regeln für im Ausland hergestellte Direktprodukte schränken den Export fortschrittlicher Lithografietechnik in bestimmte Länder ein und zwingen Fertigungsanlagen, veraltete und modernste Linien zu trennen^{[3]Büro für Industrie und Sicherheit, "Ergänzungen zur Regel für im Ausland hergestellte Direktprodukte," federalregister.gov}. Die Compliance-Kosten steigen, da Unternehmen Gerätesätze und Prüfungen über verschiedene Rechtssysteme hinweg duplizieren. Malaysias strengere Chip-Richtlinien unter US-amerikanischem Druck zeigen Folgeeffekte in Südostasien, wo die Weiterleitung von High-End-GPUs nun langwierige Lizenzprüfungen auslöst. Unvorhersehbare Regelgebung schreckt Greenfield-Projekte ab, insbesondere bei 5 nm und darunter, und dämpft die kurzfristigen Investitionszyklen. 

Fachkräftemangel bei der EUV-Wartung unterhalb von 3 nm

Jeder EUV-Scanner enthält mehr als 100.000 Teile und erfordert stündliche Kalibrierungen, um Ausbeute-Ziele zu erreichen. Da ASML der einzige Lieferant ist und nur eine Handvoll Universitäten EUV-Optik lehrt, erzielen Wartungsingenieure überproportional hohe Vergütungen. Die rasche Expansion der Fertigungsanlagen hat die Ausbildungskapazitäten überholt und lässt einige neue Linien unterausgelastet, während Mitarbeiter zertifiziert werden. Ungeplante EUV-Ausfallzeiten beeinträchtigen sofort die Auslastung der Fertigungsanlage und die Gewinnmargen, was die Personalentwicklung bei der Planung unterhalb von 3 nm ebenso kritisch macht wie die Kapitalausgaben.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschränkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Nach Technologieknoten: Fortschrittliche Knoten erzielen Premium-Wachstum

Im Jahr 2025 erzielte der 28-nm-Knoten 59,45 % des Umsatzes und verankerte die Halbleiter-Foundry-Marktgröße für kostensensitive, hochvolumige Geräte. Knoten feiner als 10 nm werden trotz geringerer Liefervolumina bis 2031 einen CAGR von 9,05 % erzielen, was den Nachfragesog durch KI und HPC widerspiegelt. Der Umsatzmix spaltet sich daher auf: Reife Knoten sichern vorhersehbare Cashflows im Automobil- und Industriebereich, während führende Knoten Premium-Preise und -Margen erzielen. 

Kapitalausgabendisziplin bleibt entscheidend. TSMC beginnt 2025 mit der Risikoserienproduktion bei 2 nm und erhält Vorauszahlungen von Smartphone- und Beschleuniger-Kunden. Intel und Samsung reagieren mit 1,4-nm- und 2-nm-Gate-All-Around-Zeitplänen und intensivieren den Kapitalwettlauf. Unterdessen überbrücken 16-nm- und 14-nm-Knoten Kosten-Leistungs-Lücken für Netzwerk-Silizium. Ältere 65-nm-Knoten und darüber hinaus bedienen weiterhin Analog- und HF-Designs mit langen Lebenszyklen und halten Fertigungsanlagen bei gesunder Auslastung, selbst wenn die Nachfrage nach Mobiltelefonen nachlässt. 

Nach Wafer-Größe: 300-mm-Produktion treibt Kostenführerschaft

Der Übergang zu 300-mm-Werkzeugen erhöhte die Die-Ausbeute pro Durchlauf und reduzierte Randverluste, was dem Segment ermöglichte, im Jahr 2025 einen Anteil von 68,10 % am Halbleiter-Foundry-Markt zu erzielen. Das Wachstum setzt sich mit einem CAGR von 9,42 % fort, da neue Fertigungsanlagen standardmäßig 300-mm-Ausrüstung für alles unterhalb von 40 nm wählen. Im Gegensatz dazu bleibt 200 mm in MEMS, Leistungs-GaN und Nischen-Analog fest verankert, wo Geometrie oder Chemie die Migration auf 300 mm erschwert. 

Die Skaleneffekte sind erheblich. Eine 300-mm-Fertigungsanlage mit einer Kapazität von 100.000 Wafern pro Monat kann die Kosten pro Die gegenüber 200 mm um 30 % unterbieten, sobald sie vollständig abgeschrieben ist. Die Einstiegskosten von 15–20 Mrd. USD schränken jedoch Neueinsteiger ein und stärken den Vorteil etablierter Anbieter. Spezialisierte 150-mm-Linien bleiben für SiC-, GaAs- und Photonik-Produkte bestehen, die auf exotische Substrate angewiesen sind. 

Nach Foundry-Geschäftsmodell: Pure-Play-Dominanz unter IDM-Herausforderung

Pure-Play-Spezialisten wie TSMC, UMC und GlobalFoundries buchten im Jahr 2025 78,85 % des Umsatzes im Halbleiter-Foundry-Markt und monetarisierten dabei Design-Enablement, Prozessportabilität und Stärken bei der Zeit bis zur Ausbeute. IDM-Foundry-Dienste wachsen jedoch mit einem CAGR von 8,72 %, da Intel, Samsung und Texas Instruments freie Kapazitäten für externe Kunden öffnen. Kunden, die Redundanz in der Lieferkette anstreben, teilen Volumina zunehmend auf Pure-Play- und IDM-Partner auf und verringern historische Abhängigkeiten von einzelnen Quellen. 

Fab-Lite-Unternehmen behalten begrenzte interne Kapazitäten für Schutz und Prototyping bei, während sie Großaufträge auslagern, aber dieses Modell sieht sich steigenden Maskenkosten gegenüber, die oft eine vollständige Auslagerung begünstigen. Langfristig könnten Kunden geopolitisch sichere IDM-Standorte gegen die Knotenführerschaft von Pure-Play-Anbietern abwägen und die Vertragsflüsse mit jeder Technologiegeneration neu gestalten. 

Nach Anwendung: Skalierung der Unterhaltungselektronik trifft auf Automobil-Potenzial

Smartphones, PCs und Wearables absorbierten im Jahr 2025 70,95 % der Wafer-Produktion im Halbleiter-Foundry-Markt, aber das Stückzahlwachstum stagniert, da sich die Ersatzzyklen verlängern. Automobil-Silizium expandiert bis 2031 mit einem CAGR von 8,55 % und erfordert Mixed-Signal-, Leistungs-, Sicherheits- und KI-Rechenleistung auf einer einzigen Fahrzeugplattform. Dieses Wachstum verspricht jahrzehntelange Liefervereinbarungen, da Fahrzeugprogramme länger laufen als Konsumgeräte. 

Industrielle IoT-Sensoren und Edge-Gateways treiben eine konsistente Nachfrage nach reifen Knoten, während Rechenzentrum-Beschleuniger hochmargige 3-nm-Lose verbrauchen. Luft- und Raumfahrt, Verteidigung und Medizin bleiben Nischenbereiche, sind aber margensteigernd aufgrund strenger Qualifizierungsanforderungen und langer Produktlebensdauer. Diese Diversität schützt den Foundry-Umsatz vor der Volatilität eines einzelnen Endmarktes. 

Geografische Analyse

Der asiatisch-pazifische Raum erzielte im Jahr 2025 einen Anteil von 22,65 % am globalen Halbleiter-Foundry-Marktumsatz und soll bis 2031 mit einem CAGR von 8,44 % wachsen, angetrieben durch Taiwans unübertroffene Dichte bei fortschrittlichen Knoten und Südkoreas vertikale Integrationsökosysteme. Taiwans Umsatz im zweiten Quartal 2025 von 28,87 Mrd. USD unterstreicht den Durchsatz der Region. Chinas SMIC konzentriert sich auf 28 nm und darüber hinaus inmitten von Exportbeschränkungen für Werkzeuge, während Malaysia und Singapur die Tiefe bei Montage und Test trotz strengerer US-amerikanischer Compliance-Regeln stärken. 

Nordamerika etabliert sich unter dem CHIPS Act erneut als Fertigungszentrum, mit Grundsteinlegungen in Arizona, Ohio und New York, die sowohl 5-nm-Klassen- als auch Reifknoten-Kapazitäten hinzufügen. Bundesförderungen reduzieren das Risiko von Milliardenprojekten, und Verteidigungsaufträge garantieren Basisauslastungen. Europa konzentriert sich auf automobilgerechte und spezielle Analog-Chips und nutzt dabei Deutschlands Automobil-Cluster und die Lithografie-Kompetenz der Niederlande. EU-Fördermittel, obwohl kleiner als US-amerikanische Pakete, zielen darauf ab, die regionale Produktion bis 2030 zu verdoppeln. 

Indien, der Nahe Osten und Teile Afrikas beanspruchen ihren Platz durch Anreize für Montage, Test und Designdienstleistungen. Indiens 10-Mrd.-USD-Programm zog Microns 2,75-Mrd.-USD-ATMP und Tatas 11-Mrd.-USD-Greenfield-Fertigungsanlagenpläne an, die auf eine inländische Nachfrage von annähernd 100–110 Mrd. USD bis 2030 abzielen. Golfstaaten erkunden Foundries zur wirtschaftlichen Diversifizierung, aber Wasserknappheit und Qualifikationslücken dämpfen das Tempo. Insgesamt zielen neue Geografien darauf ab, Lieferketten zu verkürzen und geopolitische Schocks abzufedern.