Markt für Co-Packaged Optics: Größen- und Marktanteilsanalyse – Wachstumstrends und Prognose (2026–2031)

Globale Trends und Erkenntnisse zum Markt für Co-Packaged Optics

Hochlauf von 51,2-T-Switch-Silizium mit Anforderung an 1,6-T-CPO

Switch-ASICs der zweiten Generation mit 51,2 T integrieren 64 Ports mit 800-G-Optik, um die Radix innerhalb einer einzelnen Rack-Einheit aufrechtzuerhalten.^{[1]Broadcom Inc., "Broadcom Tomahawk 5 Technology Brief," broadcom.com} Broadcoms Tomahawk-5-Bailly-Plattform wird in großen Stückzahlen ausgeliefert und beweist die Fertigbarkeit bei 100 G pro Lane. NVIDIAs Quantum-X800-InfiniBand-Gerät liefert 144 Ports mit 800 G bei nur 4 dB Einfügedämpfung – eine 63-fache Verbesserung der Augenöffnung gegenüber Steckmodulen. Hyperscaler haben Foundry-Kapazitäten durch mehrjährige Kaufverpflichtungen vorab reserviert und damit die Nachfrage effektiv gesichert. Die Architektur ermöglicht es Betreibern zudem, Spine-Ebenen zu konsolidieren und so die Investitionsausgaben pro Terabit zu senken. Die Bemusterung von 102,4-T-Silizium Ende 2026 wird 3,2-T- und 6,4-T-Co-Packaged-Schnittstellen in Qualifizierungszyklen einbeziehen.

Energieeffizienzvorschriften für Hyperscale-Rechenzentren

Der Stromverbrauch von Rechenzentren in den Vereinigten Staaten wird voraussichtlich von 176 TWh im Jahr 2023 auf bis zu 580 TWh bis 2028 steigen, wobei die Vernetzung bereits nahe 23 TWh liegt.^{[2]Lawrence Berkeley National Laboratory, "United States Data Center Energy Usage 2023-2028," lbl.gov} Co-Packaged Optics eliminieren Retimer- und DSP-Stufen und senken die Leistungsaufnahme pro Port bei Geschwindigkeiten ab 800 G um 30–40 %. Betreiber in leistungsbeschränkten Campussen nehmen „Watt pro Terabit” nun in Lieferantenbewertungen auf, während EU-Richtlinien Effizienzmetriken in Ausschreibungsunterlagen einbetten. Durch die Reduzierung der thermischen Last an der Frontplatte verschieben Co-Packaged-Designs kostspielige Upgrades der elektrischen Infrastruktur. Der regulatorische Druck zur Reduzierung von CO₂-Emissionen wandelt energieeffiziente Verbindungen von einem Optimierungshebel in eine Beschaffungsvoraussetzung um.

Starker Anstieg der Bandbreitennachfrage in AI/ML-Clustern

Trainingsläufe für Modelle mit Billionen von Parametern sättigen herkömmliche dreistufige Clos-Fabrics. NVIDIAs DGX SuperPOD spezifiziert 3,2 T bidirektionale Bandbreite für jede GPU – ein Wert, der sich mit der nächsten Generation von Beschleunigern verdoppeln wird.^{[3]NVIDIA Corporation, "Quantum-X800 Technical Architecture," nvidia.com} Rail-optimierte Topologien werden realisierbar, wenn Portdichte und Leistungsbudgets übereinstimmen – ein Gleichgewicht, das durch Co-Packaged Optics ermöglicht wird. Metas AI Research SuperCluster verkürzte die Trainingszeit für ein Modell mit 175 Milliarden Parametern um 18 %, nachdem es von Steckmodulen auf 800-G-Co-Packaged-Links umgestellt hatte. Da sich Echtzeit-Inferenz auf autonome Fahrzeuge und interaktive Agenten ausweitet, werden Latenzbudgets weiter enger, was die Nachfrage nach integrierter Photonik steigert.

Übergang zu 800-G- bis 1,6-T-Steckmodulen, die an thermische Grenzen stoßen

OSFP- und QSFP-DD-Module begrenzen die Wärmeableitung auf etwa 18 W. Der Aufstieg auf 1,6 T erfordert 200-G-Lanes, PAM4-Modulation und engere FEC-Overhead-Werte, was die Bitfehlerraten bei Verbindungen mittlerer Reichweite über die Vorwärtsfehlerkorrektur-Schwellenwerte hinaus erhöht. Co-Packaged-Engines verteilen die thermische Last auf den ASIC-Kühlkörper, wo Dampfkammern und eingebettete Wärmerohre ohne Einschränkungen durch die Frontplattenmechanik arbeiten. Broadcoms Roadmap der dritten Generation wechselt zu 200-G-Lanes und skizziert einen Weg zu 400-G-Lanes – eine Entwicklung, die Steckmodule ohne radikale Formfaktoränderung nicht replizieren können.

Fertigungskomplexität und Ausbeute bei heterogener Integration

Das Bonden von III-V-Lasern, Siliziumphotonik-Wellenleitern und CMOS-Logik in einem einzigen Gehäuse erfordert eine Ausrichtungstoleranz im Submikrometerbereich. Mehrere Foundries meldeten Anfang 2026 Ausbeuten unter 70 %, was die Stückkosten für alle außer den dichtesten Switches in die Höhe treibt. TSMCs frühe COUPE-Produktion zielt auf eine Ausbeute von 60–65 % ab, was einen Ausschuss von 35–40 % impliziert. Fortschrittliche Metrologie, wie optische Kohärenztomografie, verbessert die Prozesskontrolle, doch die Lernkurve bleibt steiler als bei der elektronischen Verpackung. Bis die Ausbeuten die hohe 80-%-Schwelle überschreiten, werden Unternehmens- und Telekommunikationsbereitstellungen aus reinen Kostengründen weiterhin Legacy-Steckmodule bevorzugen.

Interoperabilität und Unreife der Standards

Das Open Compute Project veröffentlichte 2025 eine mechanische Spezifikation, doch Wellenlängenraster, Modulationsformate und FEC-Schemata variieren weiterhin je nach Kunde. IEEE-802.3-Gruppen erwarten die Ratifizierung von Co-Packaged-Ethernet bei 800 G und 1,6 T erst Ende 2027. In der Zwischenzeit qualifiziert jeder Hyperscaler Module anhand kundenspezifischer Testpläne, was die Zweitquellen-Fähigkeit einschränkt. Das Optical Internetworking Forum hat Interoperabilitäts-Suiten vorgeschlagen, doch die Teilnahme ist freiwillig und die Abdeckung unvollständig. Anbieterspezifische Wege riskieren, frühe Bereitstellungen auf inkompatiblen Inseln zu isolieren.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschränkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Nach Datenrate: 6,4-T-Schnittstellen als Grundlage für Fabrics der nächsten Generation

Im Jahr 2025 entfiel auf das 1,6-T-Segment ein dominanter Anteil von 39,12 % am Markt für Co-Packaged Optics, während Prognosen darauf hindeuten, dass das Segment 6,4 T und darüber bis 2031 mit einer robusten CAGR von 36,69 % wachsen wird. Frühe Anwender wie Tomahawk 5 und Quantum-X800 standardisieren auf 2x800G-Breakouts oder 16x100G-Lanes. Die rasche Bemusterung von 102,4-T-Silizium bedeutet, dass 3,2-T- und 6,4-T-Ports die Qualifizierungs-Roadmaps im Zeitraum 2026–2028 dominieren werden. Betreiber mit Legacy-400-G-Glasfaseranlagen nutzen weiterhin Verbindungen unter 1,6 T für Brownfield-Upgrades, aber neue Hyperscale-Bauten priorisieren Portdichten, die nur höherratige Optik ermöglicht.

TSMCs Massenproduktions-COUPE-Prozess unterstützt bis zu 6,4 T pro Gehäuse durch die Integration von Modulatoren und Detektorarrays in einen einzigen Interposer. Intels Roadmap folgt dieser Entwicklung und zielt bis 2027 auf 6,4 T mit monolithisch integrierten Lasern ab. Da die Knotenanzahl in AI-Clustern zunimmt, priorisieren Netzwerkarchitekten die Bisektionsbandbreite gegenüber inkrementellen Kosten, was eine säkulare Verschiebung hin zu 6,4 T und darüber antreibt. Folglich wird erwartet, dass die 6,4-T-Gruppe zwischen 2028 und 2031 einen überproportionalen Anteil am Markt für Co-Packaged Optics einnehmen wird.

Nach Komponente: Integrierte Laserquellen beschleunigen sich

Optische Engines führten den Umsatzstapel im Jahr 2025 mit 43,76 % an und konsolidieren Modulation, Detektion und Multiplexing auf Silizium. Die Kategorie der Laserquellen wird voraussichtlich eine CAGR von 36,89 % verzeichnen – die schnellste unter den Komponenten –, sobald die heterogene III-V-Bondierung ausgereift ist. Coherents Indiumphosphid-Designs zielen auf unter 500 mW pro Wellenlänge ab und erschließen neue Kostenkurven. Lumentums Quantenpunkt-Arrays verbessern die Wellenlängengleichmäßigkeit und erfüllen die Zuverlässigkeitsanforderungen in thermisch turbulenten Switch-Gehäusen.

Der Anteil elektrischer ICs pro Port schrumpft, da SerDes-Funktionen innerhalb des Switch-Dies zusammengeführt werden. Verpackungs- und Steckverbinderinnovationen, wie 64-faserige MPOs, erhöhen die Paneldichte ohne Beeinträchtigung der Einfügedämpfung. Sonstige passive Komponenten bleiben inkrementelle Spielfelder. Im Prognosezeitraum wird eine stärkere Integration von Lasern in den photonischen Stapel erwartet, die den Anteil des Lasersegments am gesamten Markt für Co-Packaged Optics erhöhen wird.

Nach Integrationsansatz: Co-Packaged dominiert neue Designs

Co-Packaged-Architekturen hielten im Jahr 2025 einen Anteil von 55,67 % und werden ihren Vorsprung ausbauen, mit einer CAGR von 36,17 % bis 2031. Durch die direkte Verbindung von Switch-SerDes-Blöcken mit photonischen Modulatoren haben Ingenieure die elektrische Pfadlänge auf unter 1 mm verkürzt und so sichergestellt, dass die Augenmargen bei 100-G-Lanes erhalten bleiben. NVIDIAs Quantum-X800 integriert 144 Ports mit 800-G-Optik in seinem Gehäuse und macht damit eine separate Retimer-Leistungsversorgung überflüssig.

On-Board-Optik bleibt für Unternehmens- und Telekommunikations-Workloads geeignet, die den Modultausch schätzen, doch die zusätzliche latente Wärme und Leitungsverluste verursachen Nachteile bei 200 G und darüber. Ayar Labs' optischer Interposer-Chiplet-Ansatz bietet einen Mittelweg, der eine Mix-and-Match-Integration ermöglicht und dennoch als Co-Packaged qualifiziert. Da die Ausbeuten steigen und die Kostendifferenzen schrumpfen, werden Co-Packaged-Lösungen inkrementelle Port-Erweiterungen dominieren und ihre Führungsposition im Markt für Co-Packaged Optics festigen.

Nach Endanwendung: HPC- und AI/ML-Cluster beschleunigen sich

Hyperscale-Cloud-Rechenzentren erzielten im Jahr 2025 62,34 % des Umsatzes, angetrieben durch die konzentrierte Kaufkraft von vier dominanten Betreibern. HPC- und AI/ML-Cluster werden jedoch voraussichtlich mit einer CAGR von 36,96 % wachsen – dem schnellsten Wert unter den Anwendungen –, da das Training von Frontier-Modellen nahezu linienratenfähige, All-to-All-Fabrics erfordert. Metas SuperCluster verbesserte die Trainingszeit um 18 %, nachdem es auf Co-Packaged Optics umgestellt hatte, was den Leistungsvorteil bestätigt.

Unternehmensrechenzentren übernehmen die Technologie selektiv, mit besonderem Fokus auf latenzempfindliche Sektoren wie den Finanzhandel. Während Telekommunikations-Zentralbüros ein kleineres Segment darstellen, legen sie einen Schwerpunkt auf die Verdichtung des 5G-Kerns. Um diesem spezialisierten Bedarf gerecht zu werden, hat Nokia seine Carrier-Grade-CPO-Plattform eingeführt. Darüber hinaus positionieren Cluster, die Netzwerkengpässe beseitigen, nicht nur die Serverauslastung, sondern auch integrierte Photonik als bedeutenden Hebel für die Kapitalrendite.

Geografische Analyse

Nordamerika entfiel im Jahr 2025 auf 47,83 % des Umsatzes, gestützt durch US-amerikanische Hyperscaler und CHIPS-Act-Zuschüsse, die inländische Photonik-Pilotlinien subventionieren. In den Jahren 2024–2025 erhielten Intel, Ayar Labs und ein Konsortium von Universitäten zusammen 280 Mio. USD für ihre Forschungs- und Entwicklungsvorhaben im Bereich Siliziumphotonik. Obwohl die Finanzierung eine grenzüberschreitende Dimension hat, ist sie begrenzt: Kanada beherbergt Steckverbinder-Montageanlagen, und Mexiko ist auf Back-End-Tests und -Veredelung spezialisiert.

Für den asiatisch-pazifischen Raum wird bis 2031 eine CAGR von 36,91 % prognostiziert – die weltweit höchste. TSMCs COUPE-Hochlauf bietet sofortiges Volumen in Taiwan, während japanische und südkoreanische Unternehmen Steckverbinder- und Laserkapazitäten ausbauen. Chinesische Anbieter innovieren trotz Exportkontrollbeschränkungen, indem sie hybride Komponenten in ausgereifte Knoten integrieren. Indien und Australien bieten Anreize für Greenfield-Rechenzentren, doch die Front-End-Wafer-Produktion bleibt auf Taiwan und Japan konzentriert.

Europa, der Nahe Osten und Afrika entfallen auf den Rest. Der EU-Chips-Act fördert Photonikforschung bei IMEC und Fraunhofer, doch begrenzte Hochvolumen-Foundry-Kapazitäten begrenzen die regionale Produktion. Deutschland, das Vereinigte Königreich und Frankreich beherbergen Nischenanbieter optischer Komponenten, die die Kostenkurven für Hyperscale noch nicht erfüllen. Staatliche Clouds im Nahen Osten treiben punktuelle Nachfrage an, während die Akzeptanz in Afrika embryonal bleibt.