Análisis de Tamaño y Cuota del Mercado de Equipos de Litografía para Semiconductores - Tendencias de Crecimiento y Previsión (2026 - 2031)

Tendencias e Información del Mercado Global de Equipos de Litografía para Semiconductores

Reducción de Nodos de Proceso que Impulsa la Adopción de EUV

La multipatterning con escáneres de inmersión DUV ya no cumple los objetivos internos de costo una vez que las características de semipaso caen por debajo de los 16 nanómetros. Intel validó un rendimiento de exposición única High-NA de 175 a 220 obleas por hora para su proceso 18A, eliminando las pérdidas de superposición del cuádruple patterning.^{[1]Intel Corporation, "Intel Completes High-NA EUV Acceptance Testing," INTEL.COM} Samsung aseguró ranuras High-NA a finales de 2025 para acelerar su hoja de ruta de compuerta totalmente circundante de 2 nanómetros. TSMC, por el contrario, está extendiendo el EUV de 0,33 NA con películas protectoras híbridas y químicas de fotorresistencia avanzadas que protegen su base instalada. Esta adopción escalonada concentra el poder de fijación de precios en ASML, cuya cartera de pedidos de EUV alcanzó los 38,8 mil millones de EUR a finales de 2025.

Aumento de la Demanda de IA y Centros de Datos para Chips Lógicos Avanzados

Los aceleradores de IA generativa requieren hasta 3 veces más pasos de litografía que las CPU tradicionales, ampliando los presupuestos de herramientas de las fundiciones lógicas. Deloitte proyecta ingresos por chips de IA de aproximadamente 500 mil millones de USD en 2026, es decir, la mitad de las ventas totales de semiconductores. TSMC planea cuadruplicar la capacidad de sustratos CoWoS a 130.000 obleas por mes, con cada línea requiriendo una superposición inferior a 1 micrómetro en paneles de 600 × 600 milímetros. Los proveedores de ensamblaje y prueba de semiconductores subcontratados están añadiendo steppers avanzados para soportar el apilamiento de vías a través del silicio (TSV) para dispositivos HBM3E, cuyos apilados de 16 capas aumentan la intensidad de litografía. La interacción de los mosaicos de cómputo EUV con los chips de E/S DUV sostiene la demanda paralela entre generaciones de equipos.

Subsidios Gubernamentales a Fábricas como las Leyes CHIPS y de Chips de la UE

La Ley CHIPS y de Ciencia asignó aproximadamente 34 mil millones de USD a 40 proyectos a finales de 2025, reduciendo los obstáculos de capital para ocho fábricas de vanguardia y decenas de plantas de cadena de suministro. La Ley de Chips de Europa destina 43 mil millones de EUR (45,9 mil millones de USD) en incentivos, incluidos más de 5 mil millones de EUR para una empresa conjunta en Dresde entre TSMC, Bosch, Infineon y NXP.^{[2]Comisión Europea, "Ley Europea de Chips: La Comisión Aprueba una Ayuda Alemana de 5 mil millones de EUR," EUROPA.EU} Japón destinó 2,9 billones de JPY (18,1 mil millones de USD) para financiar Rapidus y atraer asignaciones High-NA. Los tramos de subsidios se desbloquean únicamente cuando se cumplen los hitos de construcción, alineando las entregas de herramientas con los objetivos de contenido nacional.

Expansión de la Integración Heterogénea 3D y el Empaquetado Avanzado

Las fábricas de empaquetado avanzado están migrando de obleas de 300 milímetros a paneles de 600 × 600 milímetros que triplican la imagen de chips por exposición. La herramienta láser directo PLP2 de Applied Materials crea patrones de capas de redistribución de menos de 1 micrómetro en paneles de tamaño completo, reduciendo el tiempo de ciclo en un 25% en comparación con la exposición basada en retícula.^{[3]Applied Materials, "Applied Materials Introduces PLP2 for Advanced Packaging," APPLIEDMATERIALS.COM} El JetStep X500 de Onto Innovation aborda las geometrías de panel de nivel medio donde domina el costo por milímetro cuadrado. La plataforma sin máscara de EV Group elimina los gastos de fotomáscara para prototipos fan-out de ciclo rápido. El cambio lleva a los proveedores de ensamblaje y prueba de semiconductores subcontratados a competir directamente con las fundiciones lógicas por el capital de litografía.

Restricciones de Control de Exportaciones hacia China

Las normas neerlandesas promulgadas en 2024 bloquean el envío sin licencia de los sistemas de inmersión NXT:2050i y NXT:2100i de ASML a China, reduciendo la cuota de ingresos regional de ASML del 33% en 2024 al 20% en 2026. Japón replicó las restricciones sobre las herramientas DUV de Nikon y Canon, mientras que Washington estudia escenarios de prohibición de servicios. La producción de 7 nanómetros de SMIC, lograda mediante multipatterning DUV, se queda hasta 30 puntos porcentuales por detrás de los rendimientos de TSMC y solo es viable para nichos de bajo margen. Los subsidios nacionales canalizan pedidos hacia Shanghai Micro Electronics Equipment, aunque las deficiencias en recubrimientos de lentes y metrología de etapas sugieren un retraso de cinco años respecto a los competidores occidentales.

Gasto de Capital Ultraelevado de los Escáneres EUV

Los escáneres High-NA tienen un precio de lista superior a los 400 millones de USD por unidad, equivalente a ocho herramientas de inmersión DUV, y requieren contratos de servicio anuales de entre 15 y 25 millones de USD. Las plantas de fabricación de semiconductores más pequeñas están extendiendo estratégicamente el ciclo de vida de sus nodos de 7 nanómetros mediante la implementación de modificaciones en las reglas de diseño, en lugar de hacer la transición a los nodos más avanzados de 3 nanómetros. Este enfoque ha impuesto efectivamente una limitación a la demanda de unidades en el mercado. Además, el requisito de realizar depósitos entre 12 y 18 meses antes de la entrega ha incrementado significativamente la presión sobre el capital de trabajo, especialmente durante períodos de incertidumbre macroeconómica.

*Nuestras previsiones consideran los impactos de impulsores y restricciones como direccionales, no aditivos. Las previsiones de impacto reflejan el crecimiento base, los efectos de mezcla y las interacciones entre variables.

Análisis de Segmentos

Por Tipo de Litografía: La Doble Demanda de EUV y DUV Conforma el Gasto

Los sistemas de ultravioleta profundo generaron el 67,31% de la cuota del mercado de equipos de litografía para semiconductores en 2025, lo que refleja la demanda continua de dispositivos de potencia, analógicos y de automoción que funcionan con flujos de nodos maduros. Se proyecta que las plataformas de ultravioleta extremo, en particular las herramientas High-NA, registren una CAGR del 10,12% durante 2026-2031 a medida que las fábricas de vanguardia apuntan al patterning de exposición única en 2 nanómetros y por debajo. Intel validó un rendimiento de 0,55 NA de 175 a 220 obleas por hora en su primer escáner High-NA en enero de 2026, demostrando que la acumulación de errores de superposición puede eliminarse sin costoso multipatterning. TSMC está extendiendo el EUV de 0,33 NA con películas protectoras híbridas y litografía computacional para preservar la eficiencia de capital hasta 2027-2028, ilustrando cómo las hojas de ruta de los clientes dictan el ritmo de la combinación de herramientas.

La litografía digital sin máscara sigue confinada a la creación de prototipos y el empaquetado avanzado, donde el LITHOSCALE XT de EV Group logra una resolución inferior a 2 micrómetros en obleas de 300 milímetros. Los escáneres de inmersión DUV coexistirán por tanto con el EUV a lo largo de la previsión, ya que los nodos de 28 a 180 nanómetros aún representan la mitad de los inicios de obleas globales. Los proveedores están incorporando óptica adaptativa y análisis de servicios en las bases instaladas de DUV, convirtiendo las flotas heredadas en motores de ingresos recurrentes. El gasto de doble vía resultante mantiene el tamaño del mercado de equipos de litografía para semiconductores diversificado entre plataformas de alta resolución y optimizadas en costos.

Nota: Las cuotas de segmento de todos los segmentos individuales están disponibles previa compra del informe

Por Aplicación: El Auge del Empaquetado Redefine la Combinación de Herramientas

El empaquetado avanzado capturó el 36,74% del tamaño del mercado de equipos de litografía para semiconductores en 2025, impulsado por la integración de chiplets y el procesamiento a nivel de oblea fan-out que requieren una superposición de menos de 2 micrómetros en apilamientos de chips heterogéneos. Los ensamblajes de memoria de alto ancho de banda impulsan múltiples exposiciones de capas de redistribución, amplificando así el número de ciclos de stepper por sustrato unitario. La creación de prototipos de investigación y desarrollo muestra la trayectoria más rápida con una CAGR del 10,39%, ya que la línea de galio de 300 milímetros de iwithc y la línea de 2 nanómetros de Rapidus requieren etapas de exposición de múltiples configuraciones de 2 nanómetros. TSMC, mientras tanto, está cuadruplicando la capacidad CoWoS a 130.000 obleas por mes, impulsando nuevos pedidos a nivel de panel para sustratos de 600 × 600 milímetros.

Los sensores MEMS y los productores de LED buscan escáneres de resolución media que equilibren el precio con una superposición moderada, sosteniendo las ventas de DUV incluso cuando el EUV domina la lógica. Los fabricantes de semiconductores de potencia y compuestos demandan herramientas tolerantes a obleas gruesas de GaN y SiC, lo que llevó a Veeco a lanzar el Propel300 en noviembre de 2025 para módulos de potencia de automoción. A medida que los fabricantes de herramientas adaptan la óptica para sustratos diversos, la cuota del mercado de equipos de litografía para semiconductores se fragmenta a lo largo de líneas de rendimiento específicas por aplicación. Las líneas híbridas que acoplan el patterning de front-end EUV con la exposición de empaquetado a nivel de panel emergen como la configuración principal para aceleradores de IA y chipsets móviles premium.

Por Usuario Final: El Liderazgo de las Fundiciones Enfrenta la Aceleración de los Proveedores de Ensamblaje y Prueba Subcontratados

Las fundiciones de servicio puro representaron el 46,89% del gasto en 2025, respaldadas por el presupuesto de capital de 52 a 56 mil millones de USD de TSMC y las asignaciones tempranas High-NA de Samsung. Se prevé que los proveedores de ensamblaje y prueba de semiconductores subcontratados crezcan a una CAGR del 9,96% hasta 2031, el ritmo más rápido entre los usuarios finales, ya que las arquitecturas de chiplets redirigen la intensidad de litografía hacia el patterning de capas de redistribución y la fabricación de interposers. La recaudación de fondos de 700 millones de USD de SJ Semiconductor para empaquetado 2,5D y 3D ejemplifica las ambiciones de los proveedores de ensamblaje y prueba subcontratados de operar líneas de litografía comparables a las de las fundiciones lógicas. Este auge en la cadena descendente amplía la base de clientes para herramientas de panel grande y erosiona el dominio histórico de las fábricas de front-end.

Los fabricantes de dispositivos integrados ahora se dividen en dos grupos: Intel y Samsung añaden capacidad EUV para recuperar el liderazgo en procesos, mientras que especialistas en analógico como Texas Instruments extienden los nodos de 110 nanómetros con reglas de diseño incrementales. Las ventas de sistemas de stepper de panel de 310 × 310 mm y 600 × 600 mm de ACM Research en febrero de 2026 confirman el interés de los proveedores de ensamblaje y prueba subcontratados en la exposición de área grande. A medida que las fundiciones, los fabricantes de dispositivos integrados y los proveedores de ensamblaje y prueba subcontratados convergen en necesidades de litografía superpuestas, los proveedores de equipos deben personalizar la óptica, la automatización y los paquetes de servicio para un espectro operativo más amplio, preservando el impulso de crecimiento en todo el mercado de equipos de litografía para semiconductores.

Nota: Las cuotas de segmento de todos los segmentos individuales están disponibles previa compra del informe

Por Tamaño de Oblea: Consolidación de 300 mm frente a Pruebas de 450 mm

El formato de 300 milímetros representó el 72,67% de la cuota del mercado de equipos de litografía para semiconductores en 2025, lo que refleja las inversiones consolidadas en fábricas y la estandarización de la cadena de suministro. La mayoría de las instalaciones EUV de vanguardia y todas las líneas de empaquetado avanzado a nivel de panel dependen actualmente de la logística de obleas de 300 milímetros. Se proyecta que las actividades con prototipos de 450 milímetros crezcan a una CAGR del 9,91% durante 2026-2031, pero estos esfuerzos siguen limitados a consorcios de investigación porque la economía de alto volumen no está probada y la compatibilidad con EUV sigue sin resolverse. Los proveedores de herramientas, por tanto, dan menor prioridad a la óptica de 450 milímetros en favor de actualizaciones de software y metrología para las flotas existentes.

Mientras tanto, los sustratos de panel a nivel de 600 × 600 milímetros en empaquetado avanzado superan el escalado a nivel de oblea al ofrecer un rendimiento triple de chips por exposición sin necesidad de readaptar las salas blancas de front-end. El libro de pedidos de 35 millones de USD de Veeco para steppers de 200 milímetros en mayo de 2025 demuestra la demanda continua de formatos de nicho en líneas de MEMS, SiC y GaN. El mercado de equipos de litografía para semiconductores permanece así anclado a las obleas de 300 milímetros mientras se expande lateralmente hacia paneles de área grande, subrayando que la integración heterogénea, y no las obleas más grandes, representa la próxima frontera de reducción de costos.

Análisis Geográfico

Asia-Pacífico representó el 63,58% de los ingresos de 2025, manteniendo a la región en el centro del mercado de equipos de litografía para semiconductores. Taiwán ancla este liderazgo a través de las fábricas de alto volumen EUV de TSMC, mientras que Corea del Sur acelera los despliegues High-NA para reducir las brechas de rendimiento con TSMC en el nodo de 2 nanómetros. El programa Rapidus de 2,9 billones de JPY de Japón programa la producción de 2 nanómetros en 2026, con apoyo de imec y escáneres High-NA preasignados. La empresa conjunta Tata-PSMC de 11 mil millones de USD de India apunta a chips de automoción e industriales de 28 a 110 nanómetros, añadiendo demanda de litografía de nodos maduros en el sur de Asia. China enfrenta una reducción en la entrada de herramientas tras los controles de exportación neerlandeses, aunque los subsidios nacionales amplían la base instalada de Shanghai Micro Electronics Equipment dentro de las fábricas heredadas.

Se prevé que América del Norte registre el crecimiento regional más rápido, avanzando a una CAGR del 10,33% hasta 2031, a medida que los incentivos de la Ley CHIPS reducen el riesgo de ocho fábricas de vanguardia y decenas de proyectos de cadena de suministro. El complejo de Arizona de TSMC se ha expandido a seis fábricas y dos plantas de empaquetado avanzado, con un gasto planificado total de más de 165 mil millones de USD. Intel validó su primer escáner High-NA en Oregón en enero de 2026, confirmando el acceso nacional a la plataforma de patterning más reciente. El proyecto de DRAM de Micron en Nueva York y la fábrica lógica de Samsung en Texas añaden demanda de inmersión DUV en nodos maduros y especializados. La instalación de sustratos de fotomáscara de Corning y la expansión de bombas de vacío de Edwards localizan consumibles críticos, estrechando los circuitos de suministro regional para el tamaño del mercado de equipos de litografía para semiconductores.

Europa moviliza 43 mil millones de EUR en financiación pública y privada bajo la Ley de Chips, destacada por la empresa conjunta de 10 mil millones de EUR en Dresde que comenzará la producción de 28 a 12 nanómetros en 2027. El plan de Intel en Magdeburgo, respaldado por 9,9 mil millones de EUR en apoyo alemán, espera la madurez del rendimiento de 18A antes de que la construcción plena se acelere. Infineon inauguró una fábrica de semiconductores de potencia de 5 mil millones de EUR en Dresde en 2026, utilizando escáneres DUV optimizados para dispositivos de carburo de silicio. Oriente Medio y África, y América del Sur, siguen siendo exploratorios, con los estados del Golfo evaluando asociaciones de fundición pero sin proyectos de vanguardia confirmados. Los incentivos regionales, el cumplimiento del control de exportaciones y la disponibilidad de mano de obra cualificada determinarán en última instancia la rapidez con que cada geografía puede convertir los subsidios en demanda sostenible de litografía.