Taille et analyse de la part du marché des équipements de traitement et d'assemblage de plaquettes - Tendances de croissance et prévisions (2026 - 2031)

Tendances et perspectives du marché mondial des équipements de traitement et d'assemblage de plaquettes

Explosion des dépenses d'investissement pour les usines logiques optimisées pour l'IA

Les hyperscalers financent des expansions de plusieurs milliards de dollars dans les principales fonderies, réservant des créneaux EUV, de dépôt et de métrologie bien avant que les outils ne quittent le sol de l'usine. TSMC a porté ses dépenses d'investissement 2025 à une fourchette de 52 à 56 milliards USD, en consacrant environ 60 % à la capacité 3 nm et 2 nm, tandis que Samsung a mis de côté 44 milliards USD pour accélérer ses lignes de production à grille enveloppante. La subvention CHIPS de 7,86 milliards USD accordée à Intel finance quatre nouvelles usines américaines, avec des premières commandes d'outils commençant à être expédiées fin 2026.^{[1]Commission européenne, "Cadre d'investissement de la loi européenne sur les puces," EC.EUROPA.EU} L'ampleur et le calendrier de ces dépenses atténuent la volatilité cyclique et offrent une visibilité claire sur les carnets de commandes des fournisseurs, en particulier pour les fournisseurs de lithographie et de gravure, dont les carnets de commandes s'étendent déjà sur 18 à 24 mois.

Adoption croissante de la lithographie EUV

L'EUV conventionnel est désormais une capacité de base pour la logique sub-7 nm, tandis que l'EUV High-NA amorce une transition vers la structuration sub-2 nm. ASML a livré son premier outil High-NA EXE:5200 à Intel en décembre 2024, avec un prix unitaire compris entre 350 et 400 millions USD, nécessitant des rénovations de salles blanches sur mesure qui génèrent des commandes d'infrastructure parallèles pour le contrôle de l'alimentation et des vibrations. Les premiers adoptants obtiennent des gains de débit qui se traduisent par des avantages en termes de coût par plaquette, resserrant les écarts concurrentiels et renforçant la demande pour des plateformes métrologique corrélées capables de surveiller le recouvrement à des tolérances de l'ordre du nanomètre.

Course à l'empilement de couches 3D-NAND

Chaque nouvelle tranche de 50 couches dans la 3D-NAND ajoute environ 15 millions USD de dépenses supplémentaires en outils par ligne de 100 000 plaquettes par mois. Kioxia et Western Digital ont lancé des séries pilotes pour des dispositifs à 332 couches fin 2024 ; SK hynix a suivi en 2025 avec des composants à 321 couches affichant une densité de bits supérieure de 59 %, et Samsung prototypise des architectures à triple pont de 400 couches. La gravure à rapport d'aspect élevé, le contrôle plasma cryogénique et le dépôt de couche atomique absorbent ainsi une part croissante des dépenses d'investissement en mémoire, offrant aux fournisseurs spécialisés en physique des plasmas et en gestion thermique une voie vers une croissance supérieure à la moyenne.

Subventions gouvernementales pour la fabrication nationale de puces

Les pipelines de construction pilotés par les politiques publiques redistribuent les capacités de pointe. La loi américaine CHIPS and Science Act a versé 29 milliards USD à 15 entreprises d'ici janvier 2026, tandis que la loi européenne sur les puces vise 43 milliards EUR (48,4 milliards USD) de financements publics-privés combinés d'ici 2030.^{[2]Département américain du Commerce, "Attributions du programme CHIPS pour l'Amérique," COMMERCE.GOV} Le fonds d'incitation japonais de 3 900 milliards JPY (26 milliards USD) accélère la construction de TSMC à Kumamoto et le projet 2 nm de Rapidus. Bien que les retards d'autorisation tempèrent les flux d'équipements à court terme, ces programmes prolongent la courbe de demande du marché des équipements de traitement et d'assemblage de plaquettes jusqu'à la fin de la décennie.

Inflation du prix des outils à plusieurs milliards de dollars

Les prix catalogue des systèmes EUV High-NA ont doublé par rapport à l'EUV de première génération, mais les gains de débit sont inférieurs à l'escalade des coûts, comprimant les profils de rentabilité pour toutes les fonderies sauf les plus grandes. Les suites de structuration Sculpta d'Applied Materials et de métrologie Sense.i de Lam Research ont chacune franchi le seuil de 18 à 22 millions USD en 2025, et les délais de livraison atteignent désormais deux ans pour plusieurs plateformes critiques.^{[3]Bloomberg, "Délais de livraison et tarification des équipements pour semi-conducteurs," BLOOMBERG.COM} Les fabricants de dispositifs intégrés de plus petite taille retardent donc les migrations de nœuds ou externalisent les démarrages de plaquettes, concentrant le pouvoir du marché des équipements de traitement et d'assemblage de plaquettes parmi un groupe d'acheteurs en réduction.

Fragilité de la logistique de la chaîne d'approvisionnement en semi-conducteurs

Les réglementations américaines et japonaises sur les exportations imposées depuis 2024 exigent des versions d'outils distinctes et de spécifications inférieures pour les clients chinois, fragmentant ce qui était autrefois un marché secondaire fongible. Les licences d'exportation refusées ont réduit les revenus d'ASML en Chine de 42 % en glissement annuel en 2025, et la liste de contrôle élargie du Japon a allongé les délais de livraison des outils de nettoyage, de dépôt et de lithographie d'une moyenne de 4 mois.^{[4]Bureau américain de l'industrie et de la sécurité, "Contrôles à l'exportation des équipements de fabrication de semi-conducteurs," BIS.DOC.GOV} Les usines chinoises répondent en commandant en masse des scanners ultraviolets profonds de génération antérieure, une démarche qui prolonge la demande sur les nœuds matures mais complique la planification des stocks des fournisseurs.

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des segments

Par type d'équipement : les outils de traitement ancrent les dépenses, l'assemblage prend de l'élan

Les équipements de traitement représentaient 92,39 % des revenus de 2025, la lithographie, la gravure, le dépôt et la métrologie absorbant la majeure partie du budget d'investissement. La lithographie reste le poste de coût le plus élevé, chaque unité EUV High-NA commandant entre 350 et 400 millions USD, tandis qu'une plateforme EUV conventionnelle est affichée à 150-200 millions USD. La taille du marché des équipements de traitement et d'assemblage de plaquettes allouée aux systèmes de gravure a augmenté après que Lam Research a mis à niveau son outil diélectrique Flex en janvier 2025, améliorant les taux de gravure de 15 % et réduisant les dommages aux parois latérales de 22 %.

La métrologie et l'inspection ont affiché la croissance en extrémité avant la plus rapide à 7,2 %, car le rétrécissement des fenêtres de processus nécessite une mesure de recouvrement en ligne, illustrée par le lancement de l'Archer 750 de KLA qui a sécurisé 60 % des nouvelles commandes d'outils en 2025. Les équipements d'assemblage, bien que représentant seulement 7,61 % des dépenses de 2025, devraient dépasser les outils de traitement avec un CAGR de 6,75 % jusqu'en 2031. L'adoption des chiplets stimule la demande de systèmes de fixation de puces atteignant un alignement sub-micronique, et les équipements de liaison hybride de Kulicke and Soffa et d'ASM Pacific Technology captent de nouveaux créneaux. Les systèmes d'encapsulation au niveau panneau capables de traiter des substrats de 600 mm gagnent désormais du terrain dans les accélérateurs mobiles et d'IA, diversifiant davantage le marché des équipements de traitement et d'assemblage de plaquettes.

Par application : la logique mène, la NAND accélère

Les applications de fonderie et de logique représentaient 64,84 % des revenus de 2025, soutenues par l'appétit des hyperscalers pour les processeurs 3 nm. TSMC seul a mis en ligne 125 000 plaquettes par mois de capacité 3 nm en 2025, tandis que sa construction à risque pour le 2 nm a nécessité 12 milliards USD en outils de première vague TSMC.COM. Chaque réduction de nœud logique augmente le nombre d'étapes de processus, ce qui à son tour accroît la taille du marché des équipements de traitement et d'assemblage de plaquettes liée aux modules de dépôt et de gravure par démarrage de plaquette supplémentaire.

La demande en équipements NAND croît à un CAGR de 6,98 % jusqu'en 2031, les fabricants poursuivant des empilements à 300 couches nécessitant une gravure à rapport d'aspect élevé et un dépôt de couche atomique. L'introduction à 321 couches de SK hynix a amélioré la densité de bits de 59 %, se traduisant par des dépenses en outils plus élevées par plaquette, car chaque pont supplémentaire exige de nouvelles passes de planarisation et de métrologie. La DRAM, bien que représentant une part plus faible, gagne un nouvel élan à mesure que l'EUV pénètre les nœuds 1-bêta, tandis que les dispositifs de puissance et les MEMS prolongent la durée de vie des outils 200 mm migrant depuis les usines avancées.

Analyse géographique

L'Asie-Pacifique a généré 61,28 % du marché des équipements de traitement et d'assemblage de plaquettes en 2025 et est en bonne voie pour un CAGR de 7,01 % jusqu'en 2031. Taïwan représente environ 35 % des dépenses régionales, porté par les dépenses d'investissement annuelles de TSMC de 52 à 56 milliards USD, qui financent les extensions 3 nm et 2 nm. La Corée du Sud suit avec Samsung et SK hynix combinant plus de 59 milliards USD en dépenses de fonderie et de mémoire, incluant des constructions agressives pour la logique à grille enveloppante et les lignes NAND à 300 couches. Les vents contraires de la Chine dus au resserrement des contrôles à l'exportation ont réduit les importations d'équipements en 2025 à 28 milliards USD, mais le pays reste le troisième acheteur mondial, SMIC stockant des scanners ultraviolets profonds pour se prémunir contre de futurs refus de licences.

L'Amérique du Nord bénéficie de la loi CHIPS and Science Act, avec une croissance projetée à un CAGR de 6,5 % jusqu'en 2031. Intel, TSMC et GlobalFoundries ont collectivement passé plus de 36 milliards USD de commandes d'outils liées à des constructions américaines prévues pour des fenêtres d'installation maximales entre 2027 et 2029. Bien que les tranches d'incitation réduisent les risques de financement, les leçons tirées du retard de 14 mois d'Intel dans les autorisations à Magdebourg soulèvent des préoccupations d'exécution qui pourraient décaler les livraisons.

L'Europe et le reste du monde restent plus modestes mais s'accélèrent sous l'impulsion des stratégies d'autonomie stratégique. La loi européenne sur les puces ancre les projets d'Intel à Magdebourg et de TSMC à Dresde ; chacun est prévu pour attirer des ensembles d'outils de plusieurs dizaines de milliards de dollars, incluant plusieurs scanners EUV High-NA. La vague de subventions japonaises a déjà déclenché des déplacements d'outils vers Kumamoto, et l'Inde avance dans les travaux de conception dans le cadre d'un plan d'incitation de 10 milliards USD, bien que les commandes matérielles soient peu probables avant 2027.