3D TSVデバイス市場規模・シェア分析 - 成長トレンドおよび予測（2026年～2031年）

世界の3D TSVデバイス市場トレンドとインサイト

高性能コンピューティングおよびAIワークロードに対する需要の増大

大規模言語モデルの学習は現在1兆パラメーターを超えており、メモリ階層はGDDR6を超える性能への移行を余儀なくされています。SK Hynixの12段積みHBM4スタックのエンジニアリングサンプルは2.1Tbit/sの帯域幅を実現しており、HBM3Eと比較して64%の向上を達成し、GPUクラスターに行列積演算のピーク性能に対応する余裕を提供しています。^{[1]SK Hynix、「SK hynix、TSMCノースアメリカ・テクノロジー・シンポジウムにてHBM4を披露」、skhynix.com} 2024年に批准されたJEDECのHBM4規格は、シリコン貫通ビア・アーキテクチャのみが対応できる2048ビットインターフェースを規定しています。MicronのFY2024レポートによると、HBM売上高は2倍以上に増加し、2026年に本格化する生産能力に向けて15億ドルが確保されています。^{[2]Micron Technology、「2024年度年次報告書」、micron.com} Samsungの銅対銅ハイブリッドボンディングへの移行により、ビア抵抗が40%低減し、マルチGHz信号インテグリティが向上しています。IntelのGaudi 3アクセラレーターはシリコンインターポーザー上に8つのHBM3Eスタックを統合しており、半導体製造促進法（CHIPS法）の共同資金援助のもと、アリゾナ州およびニューメキシコ州においてパッケージング設備への35億ドルの投資が実施されています。

高帯域幅メモリ採用を促進するデータセンターの拡張

ハイパースケーラーはAIサーバーを記録的なペースで展開しており、NVIDIA H200およびAMD MI300Xの各ソケットはそれぞれ80GB超のHBM3を消費しています。TSMCのCoWoS生産ラインは2024年を通じて100%超の稼働率で稼働しており、台湾において月産6万枚のウェーハへの拡大に向けて28億ドルの投資が決定されました。Micronの2024年5月の投資家向け資料では、HBM供給が2025年まで完全に予約済みであり、平均販売価格が30%上昇する可能性があることが示されました。BroadcomはTSVベースのHBMを統合したカスタムAI特定用途向け集積回路（ASIC）を出荷し、パッケージあたり3Tbit/s超の帯域幅を実現しています。これらの動向は、3D TSVデバイス市場における近期の価格決定力を裏付けるものです。

スマートフォンおよびコンシューマーエレクトロニクスにおける急速な小型化

プレミアムスマートフォンは現在、厚さ8mm未満を目標としています。2024年に出荷されたフラッグシップカメラモジュールの50%超を占めるSonyの積層型CMOSイメージセンサーは、ビア・ラストTSVを活用してピクセル面積を犠牲にすることなくロジックを接続し、低照度感度を40%向上させています。AppleのA18 Proは、ビア・ファーストTSVを伴うInFO-PoPを採用してz方向の高さを0.4mm削減し、大型バッテリーのための容積を確保しています。QualcommのSnapdragon 8 Gen 4は、3nmアプリケーションプロセッサとマイクロTSVを介したLPDDR5Tを組み合わせ、オンデバイス生成AIに向けて最大9.6GT/sのデータレートを維持しています。ウェアラブルデバイスもこのトレンドを反映しており、TDK InvenSenseのIIM-20670 IMUは2つのダイをTSVで積層し、5mmのイヤーバッド内に収納しています。

チップレットベースのヘテロジニアス・インテグレーション・アーキテクチャ

ロジックノードがスケーリング限界に近づくにつれ、分解により各タイルが最適プロセスを活用できるようになっています。AMDのZen 5 CPUは、ビア・ミドルTSVで積層された3D V-Cacheを採用しており、レイテンシを15ns削減し、ゲームフレームレートを25%向上させています。IntelのMeteor Lakeは36µmのTSVピッチを持つFoverosベースダイを採用し、コンピュート、グラフィックス、I/Oタイル間で2Tbit/sのデータ転送を実現しています。2024年に公開されたUCIe 1.1仕様は、100pJ/bit未満のTSV相互接続に依存するダイ間リンクを標準化しています。BroadcomのTomahawk 5イーサネットスイッチは、TSV対応インターポーザー上のパケットプロセッサを囲む51.2Tbit/sのSerDesタイルを特徴としており、3D TSVデバイス市場がチップレット時代と不可分に結びついていることを示しています。

3D TSVパッケージの高い単価

TSVアセンブリは各デバイスに15〜40ドルのコストを追加するため、中級スマートフォンおよびIoTデバイスのマージンを圧迫しています。エッチングツールはチャンバーあたり1,500万ドルを超え、電気めっきシステムはさらに800万ドルのコストがかかります。^{[3]Applied Materials、「2024年度決算説明会トランスクリプト」、appliedmaterials.com} Amkorのフィスカルイヤー2024の開示資料によると、先進パッケージングの売上総利益率は28%であり、ワイヤーボンドレベルを500ベーシスポイント下回っています。認定サイクルは長く、ASEの高雄（カオシュン）拡張では、車載グレードのTSVパッケージには1,000時間のHTOL試験が必要であり、市場投入までの期間が最大16週間延長される可能性があることが明らかにされました。

熱起因の信頼性および歩留まりの課題

HBM4スタックは5×7mmのフットプリントで15W超を消費し、IEEE ECTC（電子部品・技術会議）においてSK Hynixが発表したデータによると、85°Cで80µmのそり変形を引き起こします。Samsungのハイブリッドボンディングのパイロット試験では、2nm RMS未満の銅平坦度仕様による制約のもと、75%の歩留まりを達成しました。IntelのFoveros Directは82%の既知良品ダイ（KGD）歩留まりを報告しており、ボイド形成が主な不良要因となっています。Micronのサステナビリティレポートによると、TSVベースのDRAMは試験時間が60%延長され、1ユニットあたり3ドルの追加コストが生じます。TSMCのダイヤモンドライクカーボン（DLC）ヒートスプレッダーの認定により、ホットスポット対策が30%改善されましたが、材料フローが複雑化しています。

*当社の予測では、推進要因および抑制要因の影響を加算的ではなく方向性のあるものとして扱います。影響予測は、ベースライン成長、構成効果、および変数間の相互作用を反映しています。

セグメント分析

製品タイプ別：メモリの優位性が売上基盤を支える

メモリデバイスは、HBMがAIアクセラレーター向けの事実上の高帯域幅ソリューションとなるなか、2025年に3D TSVデバイス市場の45.92%を占めました。MEMSおよびセンサー向けの3D TSVデバイス市場規模は、自動車レーダーおよび慣性ユニットの採用を反映して、2031年にかけて年平均成長率8.57%で拡大する見通しです。イメージングおよびオプトエレクトロニクスは、ビア・ラストTSVの恩恵を受けており、Sonyの裏面照射型センサーが近赤外域で90%の量子効率を達成しています。LEDサプライヤーはビア・ファーストTSVを活用してマイクロLEDディスプレイへの電力供給を行っていますが、60%未満の歩留まりにより量産展開が遅れています。

電源管理ICやRFフロントエンドなどのその他製品は、インダクタンスを最小化するためにTSVを活用しています。QualcommのQTM565 ミリ波（mmWave）モジュールは1cm³パッケージで10Gb/sを達成し、BoschのBMA580加速度センサーはMEMSとASICダイを積層して1µAのスタンバイ電流を実現しています。これらの事例は、HBMが売上下限を確立する中においても、3D TSVデバイス産業がメモリ以外へと拡大していることを示しています。

注記: 全個別セグメントのセグメントシェアはレポート購入後にご確認いただけます

TSV技術別：ビア・ファーストがチップレット設計において支持を拡大

ビア・ミドルは、DRAMおよびCIS（コンタクトイメージセンサー）の技術成熟度により、2025年の売上の54.15%を占めましたが、チップレットベースのダイが1µm未満のオーバーレイ精度を求めるなか、ビア・ファーストは年平均成長率7.69%で成長しています。Intelのフォベロス（Foveros）ラインは現在36µmピッチを達成しており、2026年までに10µmを目標とし、垂直方向に1Tbit/s/mm²超の帯域幅を解放します。

ビア・ラストはセンサー向けに引き続き重要であり、ピクセル充填率を95%以上に維持しています。三つのアプローチすべてにわたるハイブリッドボンディングは相互接続密度を2倍にし、2026年以降に主流となることで、3D TSVデバイス市場の根幹としてのTSVの役割を確固たるものにするでしょう。

ウェーハサイズ別：300mm基板が大量生産の基盤を支える

300mmウェーハは2025年の出荷量の58.25%を占め、世界120ヶ所以上の認定ファブに支えられています。450mm向け3D TSVデバイス市場規模は現在小規模ですが、TSMCおよびSamsungがパイロットラインを検証するなか、年平均成長率7.88%で成長しています。

Intelは450mm向け予算を先進パッケージングに振り向け、TSVとチップレットの組み合わせがより優れた投資利益率（ROIC）をもたらすという業界の共通認識を裏付けました。200mm未満のラインは、TSVが垂直伝導を実現する窒化ガリウム（GaN）および炭化ケイ素（SiC）パワーデバイス向けに引き続き活用されています。

注記: 全個別セグメントのセグメントシェアはレポート購入後にご確認いただけます

エンドユーザー産業別：自動車セグメントが最速で成長

ITおよびテレコムは2025年に37.54%のシェアを維持する一方、自動車は年平均成長率9.08%で最速の成長を示しており、ADAS（先進運転支援システム）、インフォテインメント、バッテリー管理を統合するEVドメインコントローラーが成長を牽引しています。

コンシューマーエレクトロニクスは積層型CISおよびLPDDR向けの需要を維持し、ヘルスケアはFDA（米国食品医薬品局）承認経路のもとTSV対応インプラントの普及を追求しています。航空宇宙・防衛分野は、100キロラド（krad）超の総被曝線量耐性を持つ放射線硬化型TSVメモリに依存しています。これらの産業分野が集まることで、3D TSVデバイス市場全体の収益源が多様化しています。

地域分析

アジア太平洋地域は2025年に売上の42.70%を占め、年平均成長率8.56%で拡大しており、TSMCのCoWoS生産能力における70%超のシェア、SamsungのHBM向け45%のシェア、SK Hynixの利川（イチョン）におけるエンドツーエンドの垂直統合が成長を牽引しています。日本の9,200億円の補助金により、2026年までに熊本で先進パッケージングが立ち上がり、SonyおよびDensoへの供給が見込まれています。中国のYMTCは3D NANDコントローラースタッキング向けにTSVを検討していますが、輸出規制によりスケーリングが遅延しています。韓国の26兆ウォンの税制優遇措置が、SK Hynixにおける50台の新規TSVエッチングチャンバーの導入を後押ししています。インドはグジャラート州における2026年開始のOSAT施設向けにMicronから27億5,000万ドルを誘致し、3D TSVデバイス市場の中心地としてのアジアの地位を確固たるものにしています。

北米は2025年に約34.40%を占めました。Micronは半導体製造促進法（CHIPS法）のもとニューヨーク州およびアイダホ州にHBMファブを建設するために61億6,500万ドルを獲得しました。Amkorの20億ドルのアリゾナ工場は2027年に開業予定であり、自動車および防衛産業向けに300mm TSVパッケージを処理します。Intelのニューメキシコおよびアリゾナの拡張により、2026年までにフォベロス（Foveros）の生産能力が3倍になる一方、カナダはオタワの共パッケージング光学系パイロットラインに2億4,000万カナダドルを投資しています。ニアショアリング（近隣国への生産移管）の動向から、Texas InstrumentsおよびNXPがファンアウト組立をメキシコに移転しているものの、同地域ではTSVツールが依然として不足しています。

欧州は2025年に約18.55%を占めました。STMicroelectronicsはフランスにおける300mm TSVラインの拡張に向けて29億ユーロを確保しました。Infineonはドレスデンでガリウム窒化物（GaN）パワーデバイス向けのビア・ミドルTSVを認定し、オン抵抗を35%低減させました。フラウンホーファーIZMはハイブリッドボンディングパイロットロットで0µmピッチを達成し、英国は高温EVインバーター向けのGaN TSVラインに5,000万ポンドを投資しました。南米および中東・アフリカ（MEA）を合わせると4.35%を占めており、ブラジルおよびアラブ首長国連邦は2027年以降の生産能力追加を示唆しています。

規制環境

輸出管理および貿易政策は、特にTSV密度と性能が先進コンピューティング用途に直結する場合において、3D TSVデバイスにとってますて重要となっている。米国商務省産業安全保障局(BIS)は、先進コンピューティング用集積回路に対する強化された適正評価措置を適用している(2025年1月16日付連邦官報告示)。TSV数が多い先進DRAMも先進ノード規制の枠組みに該当する場合があり、HBMおよびTSVインターポーザーパッケージを組み立てるIDMおよびOSATの双方に影響を及ぼす。ライセンス上の懸念に加え、TSVベースのAIおよびHPCパッケージのグローバル出荷に対するサプライチェーン文書化や顧客・最終用途の審査要件も高まっている。

欧州では、EUチップス法の枠組み(規則(EU)2023/1781)が規制の中心となっている。同法は半導体危機への対応に向けた協調体制を強化し、欧州委員会に企業からサプライチェーン情報を求める仕組みを与えており、これは供給制約下におけるTSVパッケージングの可視性や報告と関わっている。環境面では、エッチングや洗浄で使用されるプロセス化学品(フッ素系化学品を含む)に対する規制強化が続いており、TSV製造で用いられる深堀り反応性イオンエッチングや銅充填関連工程における装置選定、排気処理投資、プロセス認定スケジュールに影響を与えている。

バリューチェーン分析

3D TSVデバイスのバリューチェーンは、上流の材料・装置から始まり、ウェハ処理およびTSV形成を経て、先進パッケージング組立・テストで終わる。主要な上流投入物には、シリコンウェハ(300 mmが主流)、ビアライナーおよびメタライゼーション用の誘電体・バリアまたはシード材料、そして深堀りシリコンエッチング、成膜、銅電解めっきを含む高資本集約的な装置が含まれる。装置の集中と長いリードタイム(先進パッケージングおよび3D積層に用いられる専用機械で12~18か月と報告されている)は、フロントエンドのウェハ投入ではなく、パッケージング工程での容量制約につながっている。

中流では、ファウンドリおよびIDM(特にTSMC、Samsung、Intel)が、先端AIおよびHPCパッケージ向けのTSVファーストおよびビアミドルのプロセス統合を担っており、ASEやAmkorなどのOSATが組立、バンプ形成、テスト能力を提供している。特にTSVラスト方式の露出と量産規律を用いるフローに対応している。下流の需要は、ハイパースケーラー、GPUおよびネットワーキングASIC設計者、そして長期的なパッケージング容量を求める傾向を強めるティア1自動車サプライヤーから生じている。TSMC 3DFabricやUCIeなどの統合・標準化の取り組みは、チップレットおよびインターポーザーベースのシステムにおける設計上の摩擦を軽減するが、ウェハ、インターポーザー・基板、組立、信頼性テストにわたる協調的な認定のハードルも高めている。

市場機会と将来展望

主要な機会は、CoWoSクラスの容量が非常に高い稼働率で運用されてきたことを背景に、認定済みの先進パッケージング容量を拡大し、TSV対応インターポーザーおよびスタック向けのサプライヤー基盤を広げることである。これにより、自社内拡張とOSATパートナーへの慎重な外部委託の両方が進んでおり、AIおよびHPCの電気的・熱的要件を満たしつつ、自動車グレードの信頼性経路に従うことができるOSATおよび基板・インターポーザーエコシステム企業に余地が生まれている。(これには、自動車パッケージングの立ち上げで言及される長期のHTOL認定サイクルが含まれる。)

市場はまた、相互接続密度を高める技術ロードマップからも恩恵を受けている。TSMCは、SoICピッチを6マイクロン級(2025年)から2029年までに4.5マイクロンへ縮小する計画を示しており、これはパッケージ当たりの帯域幅向上とチップレット分割の緻密化を支える。第二の機会領域は、TSVエッチング、メタライゼーション、ボンディング、テストにおける歩留まり立ち上げの摩擦を軽減する装置・プロセスの革新である。パッケージング装置のリードタイムと歩留まり学習は、HBMおよびTSV多用設計にとってのボトルネックとして機能しており、プロセス制御、計測、そして帯域幅を犠牲にせずにボトルネックを緩和できる代替統合手法(Intel EMIB-Tブリッジコンセプトを含む)への投資を促している。AIおよびHPCを超えて、シリコンフォトニクスの共パッケージ化や、TSVがZ方向の高さ低減と高密度垂直相互接続を支えるコンパクトなセンサーシステムからも、新たな空白領域が生まれており、これはロジック・メモリ共パッケージング、ハイブリッドボンディング、そして帯域幅制約を取り除きつつTSVピッチを20マイクロン未満に狭めるチップレット対応インターポーザー設計を中心とする本レポートの対象範囲と整合している。