Analyse de la taille et de la part du marché des équipements pour semi-conducteurs - Tendances de croissance et prévisions (2026 - 2031)

Tendances et Analyses du Marché

Investissements rapides dans les nœuds pour l'IA, l'IoT et les dispositifs en périphérie de réseau

Les charges de travail d'inférence d'intelligence artificielle et l'informatique en périphérie distribuée poussent les nœuds de processus en dessous de 5 nm, où l'intensité des équipements par plaquette augmente fortement. OpenAI s'est engagé à hauteur de 500 millions USD en 2025 pour sécuriser une capacité à nœud avancé auprès de Taiwan Semiconductor Manufacturing Company (TSMC), tandis que Microsoft et Amazon Web Services ont chacun réservé plusieurs milliards de dollars pour du silicium personnalisé à 3 nm. ASML a signalé une augmentation de 40 % en glissement annuel des expéditions d'outils EUV au cours des trois premiers trimestres de 2025. En revanche, les dispositifs IoT restent sur des lignes matures à 28 nm et 40 nm, mais les accélérateurs d'IA en périphérie émergents combinent des couches radiofréquences à 22 nm avec de la logique numérique à 7 nm, obligeant les fabs à installer des lignes d'emballage hétérogène qui fusionnent des puces dissemblables. La feuille de route technologique internationale pour les semi-conducteurs prévoit que d'ici 2028, plus de la moitié des puces haute performance adopteront des architectures à chiplets, chacune nécessitant des équipements d'assemblage, de test et d'emballage avancé novateurs.^[1]

Vagues de subventions gouvernementales stimulant les dépenses d'investissement en outils

Des législations telles que la loi américaine CHIPS and Science Act et le règlement européen EU Chips Act compriment les cycles d'approvisionnement qui s'étendaient auparavant sur deux ans. Sur le marché des équipements back-end pour semi-conducteurs, les outils de burn-in au niveau de la tranche, tels que la plateforme FOX-XP d'Aehr Test Systems, permettent le contrôle de stress simultané de dizaines d'accélérateurs d'IA à des températures élevées, raccourcissant les cycles de validation et renforçant la fiabilité globale. Intel a obtenu 8,5 milliards USD de subventions ainsi que 11 milliards USD de garanties de prêts pour de nouvelles usines en Ohio et en Arizona, s'engageant à acquérir plus de 200 outils de pointe d'ici 2028. Micron, Samsung et Rapidus ont bénéficié d'un soutien étatique similaire respectivement à New York, en Corée du Sud et au Japon. Le ministère de l'Électronique et des Technologies de l'Information de l'Inde a approuvé 2,75 milliards USD pour l'installation d'assemblage de Micron au Gujarat, stimulant les commandes de plateformes back-end. Ces incitations concentrent la demande sur la fenêtre 2026-2028, soutenant le marché des équipements pour semi-conducteurs tout en soulevant des questions sur les taux d'utilisation une fois les subventions réduites.

Transition vers les architectures GAA et les outils EUV haute-NA

Les dispositifs à grille enveloppante remplacent les finFET au nœud 2 nm et en dessous, exigeant des outils de dépôt de couche atomique (ALD) avec un contrôle sub-angström et des chimies de gravure sélective qui préservent les nanofeuilles adjacentes. La première ligne de production à 2 nm de TSMC a déployé plus de 50 nouvelles chambres ALD fin 2025. Samsung a signalé un rendement de 95 % sur ses plaquettes pilotes à 2 nm et a commandé 30 outils de dépôt et de gravure supplémentaires pour soutenir une montée en cadence en 2026. L'EUV haute-NA, fonctionnant à une ouverture numérique de 0,55, a expédié son premier système à Intel en décembre 2025 avec un prix de 400 millions USD et des modifications d'installation pour la stabilité vibratoire et thermique. L'architecture GAA ajoute environ 30 % d'étapes de dépôt et de gravure supplémentaires par rapport au finFET, créant un cycle de remplacement durable qui soutient le marché des équipements pour semi-conducteurs jusqu'en 2031.

Pic de demande en emballage d'intégration hétérogène 3D

Les architectures à chiplets transfèrent la mise à l'échelle des performances des réductions de puces monolithiques vers l'emballage back-end. TSMC a doublé sa capacité de puce sur plaquette sur substrat en 2025, installant plus de 40 outils de liaison hybride de Besi et EVG. La technologie Foveros Direct d'Intel empile des tuiles de calcul sur des puces d'entrée-sortie à un pas de bille de 25 µm, nécessitant des aligneurs de précision et des liants à compression thermique de Kulicke and Soffa et ASM Pacific Technology. La norme Universal Chiplet Interconnect Express, ratifiée en août 2025, accélère les écosystèmes multi-fournisseurs et augmente l'intensité capitalistique des OSAT.

Restrictions au contrôle des exportations sur les outils à destination de la Chine

À partir de septembre 2025, les Pays-Bas, les États-Unis et le Japon ont renforcé les licences pour les plateformes de lithographie, de dépôt et de gravure capables de structurer en dessous de 14 nm, bloquant les expéditions vers les fabs chinoises.^[2] Les importations d'équipements de la Chine ont chuté de 28 % en glissement annuel au premier semestre 2025, tandis que les fournisseurs locaux Advanced Micro-Fabrication Equipment et Naura Technology Group ont progressé de 42 % alors que les fabs acceptaient des outils domestiques de génération plus ancienne. Cette division oblige les fournisseurs occidentaux à concentrer leurs ventes haut de gamme à Taïwan, en Corée du Sud et en Amérique du Nord, tout en risquant une érosion de parts à long terme une fois que les producteurs chinois auront comblé l'écart technologique.

Goulots d'étranglement dans l'approvisionnement en matériaux spéciaux retardant les expéditions d'outils

Les insuffisances de capacité en photorésines EUV haute-NA, en gaz de gravure trifluorure d'azote et en boues de polissage aux terres rares prolongent les délais de mise en service même lorsque le matériel arrive à l'heure prévue. JSR a averti en juin 2025 que la production de résines haute-NA resterait tendue jusqu'à mi-2026. Un incendie dans une usine taïwanaise de NF₃ a fait grimper les prix du gaz de 22 % en 2025, entraînant des retards d'acceptation pour les chambres de dépôt. Les quotas d'exportation d'oxyde de cérium ont augmenté les coûts des boues de 18 %, obligeant les fabs à utiliser les tampons plus longtemps au détriment de densités de défauts plus élevées.^[3]

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des segments

Les plateformes front-end ont capturé 70,33 % de la part de marché des équipements pour semi-conducteurs en 2025 et affichent un CAGR de 8,16 % jusqu'en 2031. La lithographie seule a représenté 35 % des dépenses totales en 2025, alors que les fabs migraient des systèmes EUV 0,33-NA vers les systèmes 0,55-NA, dont le prix dépasse 400 millions USD chacun. Les revenus de la gravure ont progressé de 9,2 % la même année, car les structures GAA nécessitent l'élimination sélective du silicium-germanium sacrificiel. Les outils de dépôt, notamment l'ALD et le CVD, ont progressé de 8,7 % grâce à l'adoption du nœud 2 nm. Les équipements de métrologie et d'inspection pour semi-conducteurs ont progressé de 10,1 %, la détection des défauts en ligne devenant obligatoire en dessous de 10 nm.

Les outils back-end représentaient 29,67 % du marché des équipements pour semi-conducteurs en 2025 et croîtront à un CAGR de 6,8 %. Les équipements de liaison hybride pour l'assemblage de chiplets ont progressé de 11 % en 2025, tandis que les testeurs pour mémoires à haute bande passante ont avancé de 14 % avec l'adoption des empilements à 12 puces. Les unités de nettoyage et de traitement de la photorésine ont chacune progressé de 7,4 %. Bien que le packaging gagne en importance, l'intensité capitalistique de la lithographie de pointe garantit que les plateformes front-end conservent leur leadership en termes de revenus jusqu'en 2031.

Les fonderies ont absorbé 52,92 % des achats d'équipements en 2025, soutenues par les programmes de dépenses d'investissement de 32 milliards USD de TSMC et de 22 milliards USD de Samsung. Les fabricants de dispositifs intégrés (IDM) ont suivi avec 28,24 %, dominés par les projets Intel à 18 angströms et 20 angströms. Les OSAT ont détenu 18,84 % mais sont positionnés pour un CAGR de 7,84 % alors que les conceptions à chiplets transfèrent la complexité vers l'emballage.

Cette structure remodèle les priorités d'approvisionnement. Les fonderies se concentrent sur l'EUV, l'ALD et la gravure sélective, tandis que les OSAT déploient des lignes de liaison hybride, de via traversant le silicium et de sortie de plaquette en éventail. L'intensité capitalistique croissante des OSAT, passant de 12 % des revenus en 2020 à 16 % en 2025, signale un rééquilibrage progressif de la capture de valeur sur le marché des équipements pour semi-conducteurs.

Le segment des 300 mm a représenté 63,42 % des revenus de 2025, en expansion à un CAGR de 8,02 %, car la logique à 2 nm et la mémoire à haute bande passante reposent exclusivement sur ce diamètre. La fab Intel en Ohio, prévue pour 2027, installe 200 outils optimisés pour les plaquettes de 300 mm, soulignant le verrouillage du format. À l'inverse, les lignes de 200 mm détiennent 24,16 % de part, croissant de 5,9 % sur la demande continue en analogique et en énergie qui favorise l'épitaxie du carbure de silicium. Les plaquettes de moins de 150 mm servent des dispositifs MEMS et composés de niche, avec une part de 12,42 %.

L'économie détermine cette répartition : les substrats de 300 mm réduisent le coût par puce de 35 % par rapport aux 200 mm au nœud 2 nm malgré une densité de défauts croissante, tandis que les modules de puissance restent sur 200 mm en raison des limites de qualité des matériaux. Les fournisseurs maintiennent donc des portefeuilles parallèles de 300 mm et 200 mm, fragmentant les économies d'échelle.

L'informatique a capté 32,12 % de la demande en équipements en 2025, les GPU Blackwell de Nvidia à 208 milliards de transistors consommant plus de 500 démarrages de plaquettes par semaine. L'automobile et la mobilité, représentant 19,8 %, affichent la croissance la plus rapide à un CAGR de 8,44 %, portée par les onduleurs en carbure de silicium et les capteurs d'aide à la conduite avancée. Les communications se situaient à 22,4 % avec les déploiements de stations de base 5G, tandis que l'électronique grand public a reculé à 15,6 % en raison de l'allongement des cycles des smartphones. L'industrie et l'IoT ont complété la demande à 10,08 %, portés par l'automatisation des usines en Allemagne et au Japon.

Il en résulte un pivot des cas d'usage grand public vers les cas d'usage d'infrastructure. Les clients du secteur automobile exigent des cycles de vie d'outils plus longs, et les hyperscalers exigent des garanties de débit agressives, obligeant les fournisseurs à associer des logiciels de maintenance prédictive aux ventes d'équipements.

Analyse géographique

Marché des équipements pour semi-conducteurs en Asie-Pacifique

L'Asie-Pacifique a dominé le marché des équipements pour semi-conducteurs avec une part de 52,97 % en 2025 et devrait afficher un CAGR de 9,07 % jusqu'en 2031. Taïwan à elle seule a importé 28 milliards USD d'équipements en 2025, TSMC ayant installé plus de 100 systèmes EUV dans trois usines. La Corée du Sud a suivi avec 19 milliards USD de dépenses, réparties entre fonderie et mémoire. Bien que les importations chinoises aient chuté de 33 milliards USD en 2024 à 24 milliards USD en 2025, les fournisseurs nationaux ont livré plus de 600 unités aux usines locales, compensant partiellement l'impact des contrôles à l'exportation.

Marché des équipements pour semi-conducteurs en Amérique et en EMEA

L'Amérique du Nord a représenté 24,8 % du chiffre d'affaires 2025 et progressera à un CAGR de 8,3 %, accéléré par les financements du CHIPS Act qui réduisent les risques liés aux expansions d'Intel, Micron et Texas Instruments. L'Europe a détenu 18,6 % et progresse à 7,1 % tandis que la European Semiconductor Manufacturing Company construit une usine de 10 milliards EUR à Dresde axée sur les nœuds automobiles. Le Moyen-Orient et l'Afrique ont ensemble capté 2,1 %, portés par des programmes de diversification souveraine, tandis que la part de 1,53 % de l'Amérique du Sud provient principalement des lignes d'assemblage brésiliennes.

Chine et marchés mondiaux

Les différences dans les structures de subventions et le risque géopolitique façonnent les allocations régionales d'équipements. Les régions alliées avancent avec l'EUV haute-NA, tandis que la Chine privilégie les capacités indigènes en 28 nm et 14 nm, renforçant un paysage mondial bifurqué au sein du marché des équipements pour semi-conducteurs.

Paysage réglementaire

Le commerce et le déploiement des équipements de semi-conducteurs sont de plus en plus façonnés par les régimes de contrôle des exportations et les obligations de conformité liées aux subventions. En décembre 2024, le Département du Commerce américain (BIS) a mis en œuvre de nouveaux contrôles couvrant 24 types d'équipements de fabrication de semi-conducteurs, ainsi que certains outils logiciels et la mémoire à large bande passante, resserrant le périmètre de conformité pour les fabricants d'outils et les fonderies qui s'approvisionnent en capacités de nœuds avancés.

En 2025 et 2026, le Japon et l'Union européenne ont ajouté d'autres ancrages politiques qui affectent l'octroi de licences, la configuration et l'acheminement des expéditions pour les outils avancés. Le METI japonais a modifié les listes de contrôle des exportations en mars 2025 pour ajouter d'autres articles liés à la fabrication et aux substrats, et en avril 2026 a ajusté les règles, y compris des mises à jour liées à l'administration des licences et à l'organisation des articles contrôlés pour les technologies émergentes. En Europe, la Commission européenne a formellement proposé le Chips Act 2.0 en juin 2026, renforçant l'orientation politique vers le renforcement des capacités stratégiques et les mesures de résilience qui influencent l'endroit où se placent les commandes d'outils de pointe, le moment des installations et la manière dont les écosystèmes locaux s'engagent.

Analyse de la chaîne de valeur

La chaîne de valeur des équipements de semi-conducteurs couvre des sous-systèmes et matériaux critiques en amont (optique de précision, systèmes de vide et de mouvement, chambres de procédé, électronique, gaz/produits chimiques spécialisés et résines photosensibles), les fabricants d'outils OEM en milieu de chaîne (lithographie, dépôt, gravure, métrologie/inspection, nettoyage, et assemblage/test en aval), et les clients en aval, y compris les fonderies, les IDM et les OSAT. Les services, les pièces de rechange et le support sur site accompagnent les ventes de matériel et sont essentiels aux décisions d'achat axées sur la disponibilité, en particulier pour la lithographie EUV et les piles de dépôt/gravure avancées utilisées pour les fenêtres de procédé GAA et High-NA.

Les stratégies de localisation et de co-implantation modifient également l'intégration en aval, à mesure que de nouvelles usines et lignes d'emballage sont construites plus près des marchés finaux et des programmes de subventions. Par exemple, Amkor Technology et TSMC ont signé en octobre 2024 un protocole d'accord pour collaborer sur les services d'emballage avancé et de test en Arizona afin de soutenir la production locale en amont, montrant comment les écosystèmes d'emballage sont attirés vers de nouveaux sites de fabrication. Sur le front des capacités, ASML a rapporté en juillet 2026 qu'Intel Foundry avait expédié le premier produit logique commercial à grand volume utilisant la lithographie High NA EUV (Intel 18A), illustrant comment un nombre limité de fabricants d'outils et de fonderies qualifiées peuvent donner le rythme d'adoption des procédés, tandis que l'ensemble de la chaîne d'approvisionnement se synchronise autour de la préparation à l'installation et d'un approvisionnement stable en matériaux.

Opportunités de marché et perspectives d'avenir

Un domaine d'opportunité clé est le renforcement des capacités en dehors des pôles de fabrication traditionnels, ce qui soutient la demande d'installations d'outils sur sites vierges, de qualification et d'infrastructure de service local, à la fois pour les équipements en amont et en aval. En juillet 2026, Intel a annoncé un investissement de 5 milliards d'euros sur son campus de Leixlip, en Irlande, pour étendre la fabrication Intel 3 et la production Xeon 6, et Micron a marqué une avancée sur son site de Clay, dans l'État de New York, avec une première coulée de béton, tout en augmentant son plan d'investissement à long terme aux États-Unis. Ces programmes créent un espace à court terme pour les fournisseurs d'outils capables de regrouper l'installation, le support de montée en puissance des procédés et la couverture locale des pièces de rechange, en particulier alors que les fonderies cherchent à accélérer le délai de rendement.

L'emballage avancé et les plateformes spécialisées offrent une autre voie d'intensité incrémentale des équipements, à mesure que les architectures de chiplets et l'intégration hétérogène passent du stade pilote à la production à grande échelle. Tower Semiconductor a annoncé en juillet 2026 une expansion de capacité à double voie au Japon, soutenue par 1 milliard d'USD de subventions du gouvernement japonais, couvrant la photonique sur silicium 300 mm, le silicium-germanium et l'emballage avancé, renforçant la demande pour le collage hybride, des étapes supplémentaires de lithographie et de gravure pour l'interconnexion, ainsi que l'inspection et les tests à haut débit. À la pointe de la technologie, le jalon de juillet 2026 d'un produit logique commercial à grand volume utilisant la lithographie High NA EUV (rapporté par ASML en lien avec Intel Foundry) soutient des opportunités dans des ensembles d'outils adjacents tels que la métrologie/inspection, le dépôt et la gravure sélective, qui doivent être qualifiés parallèlement à la transition lithographique, ainsi que des travaux de rétrofit et de modification des installations pour la préparation au High-NA.