Tamanho e Participação do Mercado de HBM Wafer-on-Wafer (WoW) com Ligação Híbrida - Tendências de Crescimento e Previsão (2026 - 2031)

Tendências e Perspetivas do Mercado Global de HBM Wafer-on-Wafer (WoW) com Ligação Híbrida

Aumento do Número de Camadas de Empilhamento HBM em Aceleradores de IA

Os roteiros tecnológicos dos aceleradores de IA estão a impulsionar o aumento do número de camadas de empilhamento de memória, tornando a densidade de interligação vertical um fator central de crescimento para o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A SK hynix apresentou um dispositivo HBM4 de 16 camadas com capacidade de 48 GB e largura de banda superior a 2 TB por segundo na CES 2026, tendo a empresa visado a produção em massa no terceiro trimestre de 2026. A Samsung divulgou velocidades de operação do HBM4 de 11,7 Gb/s, combinando o seu processo DRAM 1c com ligação híbrida de cobre, o que a colocou bem acima da linha de base JEDEC de 8 Gb/s. Uma revisão publicada em revista científica na Electronics concluiu que a ligação híbrida reduziu a altura total do empilhamento em mais de 15% numa estrutura HBM de 8 camadas e melhorou a transferência de calor vertical ao substituir o underfill por ligações diretas de cobre. À medida que o número de camadas ultrapassa as 12, o stress termomecânico e a altura do encapsulamento tornam-se mais difíceis de gerir apenas com micro-bumps, pelo que o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida permanece estreitamente ligado aos programas de memória de IA de próxima geração.

Integração Co-Encapsulada de Lógica e Memória

A co-integração de lógica e memória num único empilhamento ligado está a expandir o papel do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida para além do mero empilhamento de memória. Investigação da HKUST demonstrou que aceleradores empilhados wafer-on-wafer proporcionaram inferência até 7,17 vezes mais rápida do que uma linha de base NVIDIA A100, enquanto os designs baseados em chiplets reduziram os custos de engenharia recorrentes em 38,09% em comparação com alternativas monolíticas. A TSMC declarou que a sua plataforma SoIC-X foi utilizada na 3D V-Cache de segunda geração da AMD a um passo de 9 µm e proporcionou 10 vezes a largura de banda do encapsulamento convencional. A Applied Materials afirmou que a sua plataforma Kinex com a Besi já está em produção em massa na TSMC para ASICs de IA personalizados da Broadcom, e o sistema de próxima geração visa uma precisão de 50 nm ou melhor com maior rendimento. Esta combinação de benefícios de desempenho e custo significa que o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida pode sustentar a procura mesmo quando os ciclos de encomendas de HBM puro flutuam.

Migração para Passos de Interligação Abaixo de 10 Micrómetros

A redução do passo abaixo de 10 µm está a criar uma vantagem tecnológica direta para o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, uma vez que as abordagens com micro-bumps não conseguem igualar essa gama de densidade. A Tokyo Electron demonstrou ligação híbrida com passo de 140 nm com precisão de alinhamento em wafer completo abaixo de 57 nm de desalinhamento, mostrando que o roteiro de equipamentos está a avançar muito além dos nós de produção atuais. A TSMC confirmou no seu Simpósio Tecnológico da América do Norte de 2026 que o seu roteiro SoIC está a evoluir de um passo de 6 µm atual para 4,5 µm até 2029. Cada passo na redução do passo obriga a alterações em CMP, ativação por plasma, deposição dielétrica e metrologia de sobreposição, pelo que a procura de renovação de equipamentos não depende apenas do crescimento do volume de wafers. Esse ciclo de reinvestimento recorrente reforça a visibilidade da procura a longo prazo para o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida.

Adoção de Controlo de Processo ao Nível do Wafer na Fase de Front-End

O mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida é cada vez mais moldado pelo controlo de processo de estilo front-end, não apenas pela etapa de ligação em si. A Onto Innovation descreveu métodos de inspeção por laser-ultrassom fotoacústico capazes de detetar vazios tão pequenos quanto 1 µm nas interfaces de ligação híbrida sem análise destrutiva, o que é crítico quando os wafers têm elevado valor antes da conclusão do empilhamento final. A EV Group lançou o EVG40 D2W em setembro de 2025 como a primeira plataforma dedicada de metrologia de sobreposição die-a-wafer, com medição de sobreposição de 100% dos dies em wafers de 300 mm e rendimento até 15 vezes superior ao do seu predecessor.^{[1]EV Group, "EV Group Achieves Breakthrough in Hybrid Bonding Overlay Control for Chiplet Integration," evgroup.com} À medida que as gerações de HBM avançam para metas elétricas e de potência mais rigorosas, as fundições e os fabricantes de memória têm menos margem para absorver variações na interface de ligação, o que eleva a prioridade da metrologia em linha, da limpeza e dos ciclos de retroalimentação. Essa mudança está a alterar os padrões de aquisição em todo o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, passando de decisões de ferramenta única para cadeias de processo estreitamente interligadas.

Elevada Intensidade de Capital das Ferramentas de Ligação Híbrida

A intensidade de capital continua a ser um verdadeiro travão ao mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, porque as linhas de produção qualificadas requerem mais do que a aquisição de um único equipamento de ligação. A Applied Materials posicionou a ligação híbrida como uma cadeia de processo que abrange deposição, CMP e controlo de processo, indicando que a qualificação de linha requer múltiplas categorias de equipamentos de alto valor. A plataforma XBC300 Gen2 da SUSS MicroTec combina capacidade wafer-a-wafer, die-a-wafer coletivo e die-a-wafer sequencial num único sistema, mas essa modularidade ainda se insere num programa de capital mais amplo em vez de um ponto de entrada de baixo custo. Os clientes também necessitam de suporte de limpeza, ativação, metrologia e recozimento em torno do equipamento de ligação, o que aumenta o investimento mínimo necessário antes de se atingirem rendimentos comerciais. Isto mantém a adoção concentrada entre as fundições mais capitalizadas, os fabricantes de memória e os operadores de encapsulamento avançado no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida.

Sensibilidade do Rendimento a Partículas e Defeitos de Superfície

A sensibilidade do rendimento continua a ser uma restrição estrutural para o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, porque um único defeito pode bloquear a formação da ligação a passos finos. Investigação do IEEE sobre ligação híbrida Cu-Cu destacou a adsorção de humidade, as camadas de ligação porosas e o fluência do cobre como modos de falha de produção difíceis durante o intervalo entre a ativação e a ligação. A Lam Research afirmou que o cobre nanocristalino pode suportar ligação a temperaturas mais baixas ao acelerar a difusão de grãos de cobre, o que aborda parte do desafio do orçamento térmico e do tempo de fila, mas não elimina a sensibilidade de superfície. A Onto Innovation observou que, à medida que os clientes avançam para passos de 5-6 µm, a planeza do wafer, a uniformidade do CMP e a limpeza do óxido tornam-se progressivamente mais críticas. Isso significa que a aprendizagem de rendimento continuará a moldar a seleção de ferramentas e o calendário de arranque em todo o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, mesmo quando a procura final se mantiver robusta.

*Nossas previsões tratam os impactos dos impulsionadores e restrições como direcionais, e não aditivos. As previsões de impacto refletem o crescimento de base, os efeitos de composição e as interações entre variáveis.

Análise de Segmentos

Por Arquitetura de Ligação: Wafer-a-Wafer Domina enquanto Die-a-Wafer Acelera

O segmento wafer-a-wafer detinha 68,32% da participação do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida em 2025, refletindo o seu sólido historial de produção e maior rendimento em aplicações de semicondutores estabelecidas. A arquitetura manteve-se como a maior parte do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida porque consegue ligar um wafer inteiro em segundos, em vez de colocar dies individuais ao longo de ciclos de tempo muito mais longos. A sua posição foi também sustentada pela utilização comprovada em NAND 3D, sensores de imagem CMOS e DRAM, reduzindo assim o risco de adoção para os clientes que procuram uma rota de fabrico repetível. Em maio de 2026, a imec e a EV Group demonstraram uma precisão de sobreposição de almofadas de Cu inferior a 40 nm em wafer completo de 300 mm a um passo de 200 nm no sistema GEMINI FB, demonstrando que a ligação wafer-a-wafer pode avançar para trabalhos de empilhamento lógico muito mais exigentes.

O segmento die-a-wafer deverá crescer a um CAGR de 32,68% até 2031, porque os designs de chiplets e HBM frequentemente necessitam de colocação seletiva em vez de emparelhamento de wafer completo. A abordagem é especialmente relevante quando os tamanhos dos dies diferem, quando o manuseamento de dies de boa qualidade conhecida é importante, ou quando a gestão do rendimento torna a ligação de wafer completo ineficiente. O CEA-Leti demonstrou ligação híbrida die-a-wafer funcional a um passo de 1 µm na ECTC 2026, removendo um obstáculo técnico fundamental para hardware de IA heterogéneo de alta densidade. A ligação die-a-die manteve-se como uma parte menor e mais seletiva do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, porque a sua economia funciona melhor em casos de integração com rendimento limitado onde o emparelhamento de die único é justificado.

Por Tipo de Ligação: Cobre-a-Cobre Lidera enquanto Novas Interfaces Ganham Tração

A ligação Cobre-a-Cobre captou 55,06% da participação de mercado em 2025, tornando-se o processo de referência no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida para aplicações de memória e lógica de ponta. Uma revisão de investigação do IEEE sobre implementações na Sony, Samsung, TSMC, SK hynix e Tokyo Electron confirmou que a ligação direta Cu-Cu suporta passos abaixo de 10 µm, oferecendo melhor desempenho térmico e elétrico do que as alternativas baseadas em bumps. Essa vantagem de desempenho é importante em HBM e lógica empilhada porque tanto a densidade de interligação como a transferência de calor se tornam mais difíceis de gerir à medida que o número de camadas aumenta. As rotas cobre-a-almofada e metal-a-almofada continuam a servir como opções de transição para clientes que migram do flip-chip convencional para fluxos de ligação mais avançados.

A Ligação Híbrida Óxido-a-Óxido e Metal-Óxido deverá crescer a um CAGR de 32,61% até 2031, refletindo o crescente interesse na integração de fotónica e sensores, onde a compatibilidade dielétrica é essencial. O SoIC-X da TSMC utiliza um dielétrico SiCN otimizado com almofadas de Cu, e a demonstração de passo de 200 nm da imec também utilizou SiCN com um fluxo de CMP otimizado, demonstrando que a engenharia dielétrica já faz parte do escalonamento de nível de produção. Isto mantém o desenvolvimento do tipo de ligação estreitamente ligado à preparação de superfícies, à uniformidade do CMP e ao controlo de sobreposição, em vez de apenas à formação da ligação. À medida que mais dispositivos heterogéneos entram no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, a diferença entre uma interface de cobre simples e uma pilha completa de materiais continuará a estreitar-se.

Por Tipo de Equipamento: Equipamentos de Ligação de Wafer Lideram a Receita enquanto as Ferramentas de Inspeção Crescem Mais Rapidamente

Os equipamentos de ligação de wafer representaram 43,84% da receita em 2025, tornando-os a maior categoria de equipamento individual no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. O GEMINI FB da EV Group é amplamente reconhecido como um sistema de produção para ligação híbrida e por fusão, enquanto o XBS300 e o XBC300 Gen2 da SUSS MicroTec oferecem uma rota que abrange fluxos de processo wafer-a-wafer e die-a-wafer. A sua liderança em receita reflete o facto de o equipamento de ligação continuar a ser o item de capital central e a âncora visível de qualquer linha de ligação híbrida qualificada. As ferramentas de preparação de superfícies ficam atrás dos equipamentos de ligação porque a ativação por plasma, o CMP e a limpeza húmida afetam diretamente a qualidade da superfície pré-ligação e o rendimento final.

As ferramentas de inspeção e metrologia deverão expandir-se a um CAGR de 32,83% até 2031, tornando-as o segmento de equipamento de crescimento mais rápido no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A Applied Materials destacou a monitorização em tempo real das condições do wafer na sua ferramenta de CMP para encapsulamento avançado Opta Quad, o que demonstra como o controlo de processo está a ser integrado em toda a cadeia de ferramentas em vez de ser tratado a posteriori. A Onto Innovation lançou o Dragonfly G5 em março de 2026, com sensibilidade a defeitos até 150 nm, rendimento até 5 vezes superior à geração anterior, e um fabricante líder de HBM selecionou-o como ferramenta de referência para o arranque de rendimento do HBM4. Esse padrão mostra que o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida está a evoluir do desenvolvimento de processos para a produção em volume otimizada para rendimento, onde a intensidade de inspeção aumenta com cada novo nó de passo.

Por Nível de Integração: A Integração 3D Ancora a Receita enquanto os Formatos de Chiplets Escalam

A integração 3D representou 62,48% da participação de mercado em 2025 e manteve-se como a maior camada de integração no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida, uma vez que o empilhamento de dies face-a-face já tinha tração comercial em sensores de imagem, NAND 3D e casos de utilização iniciais de DRAM. A 3D V-Cache de segunda geração da AMD empilha SRAM de 7 nm em lógica de 5 nm a um passo de 9 µm utilizando a tecnologia SoIC da TSMC, servindo como prova prática para a adoção 3D em maior escala. Esse exemplo é importante porque demonstra que a ligação híbrida já está a suportar ganhos de desempenho comerciais em vez de se manter limitada a trabalhos piloto. O segmento 2,5D continua a expandir-se à medida que os tamanhos dos interposers aumentam e os esquemas de encapsulamento avançado como CoWoS e SoIC-P requerem múltiplas etapas de processo que dependem de preparação e metrologia compatíveis com ligação híbrida.

A integração de chiplets deverá crescer a um CAGR de 32,58% até 2031, tornando-a o formato de integração de crescimento mais rápido no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A HKUST concluiu que os designs de aceleradores 3D baseados em chiplets reduziram os custos de engenharia recorrentes em 38,09% em comparação com alternativas monolíticas, alargando o seu apelo económico para além dos clientes de hiperescala. Essa lógica de custo é relevante em programas de computação, redes e automóvel onde os designs avançados monolíticos de nó completo continuam a ser dispendiosos. À medida que o design de chips se torna mais desagregado, os formatos de chiplets continuarão a atrair nova procura de equipamentos para o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida.

Por Indústria do Utilizador Final: As Fundições Ancora a Receita enquanto os OSATs Crescem Mais Rapidamente

As fundições de semicondutores detinham 58,47% da receita do utilizador final em 2025, o que refletiu o papel central da TSMC na ligação híbrida wafer-on-wafer comercial através da plataforma SoIC. A sua participação manteve-se elevada porque as fundições combinam integração profunda de processos, concentração de clientes e o balanço necessário para longos ciclos de qualificação no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A Samsung está também a desenvolver capacidade interna de ligação híbrida através do seu próprio ecossistema de equipamentos, o que demonstra que os principais produtores de memória pretendem um controlo mais rigoroso sobre o desenvolvimento do processo WoW para HBM4E e nós posteriores. Os fabricantes de dispositivos integrados mantêm-se relevantes porque o Foveros Direct da Intel utiliza ligaço direta de cobre a um passo de 10 µm, e o financiamento da Lei CHIPS está a apoiar o investimento relacionado com encapsulamento em vários locais nos EUA.

Os OSATs deverão crescer a um CAGR de 32,87% até 2031, tornando-os o segmento de utilizador final de crescimento mais rápido no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A sua expansão está ligada a uma mudança estrutural em que os clientes das fundições estão a transferir etapas de processo de grau front-end para ambientes de encapsulamento avançado. A Hanwha Semitech forneceu o seu cluster SHB2 Nano com módulos de ativação por plasma, limpeza e ligação à SK hynix em abril de 2026, demonstrando o tipo de equipamento integrado e chave-na-mão que as operações de estilo OSAT necessitarão para qualificação. A base restante de utilizadores finais de institutos de investigação e linhas de I&D cativas mantém-se pequena em termos de receita, mas continua a ser importante porque as linhas piloto frequentemente moldam futuras decisões de ferramenta de referência no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida.

Por Aplicação: Memória e Armazenamento Lidera enquanto Computação e Lógica Supera

A memória e o armazenamento representaram 47,19% da receita de aplicações em 2025, mantendo-se no centro do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. Essa liderança resultou do empilhamento de wafers HBM, que é o principal caso de utilização comercial para os processos e equipamentos aqui abordados. A Samsung reportou que a ligação híbrida de cobre reduziu a resistência térmica em 22,8% e diminuiu a altura total do empilhamento em mais de 15% em comparação com o HBM com micro-bumps, o que explica por que razão os ganhos térmicos e de fator de forma são tão importantes neste segmento. A SK hynix também confirmou progressos no desenvolvimento de empilhamentos HBM com ligação híbrida, o que sustenta a visão de que os fabricantes de memória estão a avançar progressivamente da qualificação para uma implantação mais ampla.

A computação e a lógica deverão crescer a um CAGR de 33,08% até 2031, tornando-as a aplicação de crescimento mais rápido no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A ISSCC 2026 apresentou um processador DNN de 56 núcleos com ligação híbrida, com largura de banda de rede-em-chip 3D de 2,5 Tb/s/mm² e densidade de desempenho de 12,1 TOPS/mm², demonstrando a escala dos ganhos de computação alcançáveis através de integração vertical densa. A SEMI identificou a ótica co-encapsulada e a integração heterogénea de chiplets como áreas emergentes de encapsulamento avançado, que sustentam a procura futura de ligação híbrida em combinações fotónico-eletrónicas no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida.^{[2]SEMI, "Status of High-End Performance Packaging (2.5D and 3D) and Co-Packaged Optics," semi.org} A deteção e interface, a conectividade e comunicações, e a fotónica e interligações óticas mantiveram-se menores em 2025, mas ainda representam oportunidades de longo ciclo à medida que os programas de ótica co-encapsulada entram numa implantação mais ampla a partir de 2026.

Análise Geográfica

A Ásia-Pacífico detinha uma participação de 83,61% em 2025, tornando-se o centro inequívoco do mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida. A região lidera porque a Coreia do Sul alberga a Samsung Electronics e a SK hynix, Taiwan acolhe a plataforma SoIC da TSMC, e o Japão continua a ser uma base importante para o desenvolvimento de equipamentos e o fornecimento de materiais.^{[3]TSMC, "TSMC SoIC," 3dfabric.tsmc.com} Esta concentração mantém o mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida estreitamente ligado a um grupo compacto de fabricantes de memória, fundições e fornecedores de equipamentos que já operam à escala de nós avançados. A Tokyo Electron anunciou um investimento de 330 milhões de USD em outubro de 2025 para construir um novo centro de desenvolvimento de equipamentos de encapsulamento avançado em Kyushu, à taxa de câmbio média de 2025 utilizada como dado de entrada. A China está também a desenvolver alternativas domésticas em equipamentos relacionados com ligação, o que reflete como os controlos de exportação estão a remodelar a cadeia de abastecimento e a encorajar o desenvolvimento de capacidade local.

A América do Norte deverá registar um CAGR de 33,02% até 2031, e o seu tamanho de mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida está, portanto, definido para expandir-se mais rapidamente do que qualquer outra região. O principal impulsionador é o investimento apoiado pela Lei CHIPS em encapsulamento avançado e fabrico doméstico de semicondutores. A Intel finalizou um prémio de financiamento da Lei CHIPS de 7,86 mil milhões de USD para apoiar instalações no Arizona, Novo México, Ohio e Oregon, incluindo programas ligados à ligação híbrida Foveros Direct. A expansão da TSMC no Arizona também sustenta o caso regional porque os clientes de IA querem cada vez mais capacidade de encapsulamento avançado dentro de uma cadeia de abastecimento doméstica. A Europa mantém-se menor em participação, mas permanece estrategicamente relevante através da imec na Bélgica, da SUSS MicroTec na Alemanha, da Besi nos Países Baixos e do CEA-Leti em França.

A América do Sul e o Médio Oriente e África detinham apenas uma posição negligenciável em 2025 porque carecem de infraestrutura de fabrico de semicondutores de ponta para esta classe de equipamentos. O seu papel no mercado de HBM Wafer-on-Wafer (WoW) com ligação híbrida é mais provável que se mantenha limitado à cobertura de serviços e ao suporte de distribuição do que à produção primária ou à atividade de investigação. Isto significa que não se espera que uma procura de investimento significativa proveniente dessas regiões emerja no período 2026-2031.