Taille et part du marché CXL Memory Pooling et infrastructure disaggregée - Tendances de croissance et prévisions (2026 - 2031)

Tendances et perspectives mondiales du marché CXL Memory Pooling et infrastructure disaggregée

Pression du mur mémoire des clusters d'intelligence artificielle

L'écart entre le débit des accélérateurs et la capacité DRAM disponible sur les serveurs est la force immédiate la plus puissante derrière l'adoption sur le marché CXL Memory Pooling et infrastructure disaggregée. Les coûts de la mémoire serveur DDR5 s'établissaient à 30-40 USD par Go en 2026, tandis que les charges de travail d'intelligence artificielle doublent les besoins en mémoire tous les 18 mois, ce qui a rendu la mise à l'échelle simple basée sur les DIMM coûteuse pour les hyperscalers et les opérateurs d'intelligence artificielle d'entreprise. Les pools CXL partagés permettent à la demande de cache KV de s'étendre au-delà de la DRAM locale à une latence proche de celle de la DRAM, contribuant à éviter la sous-utilisation des GPU et à réduire le coût d'inférence par jeton. Cette pression est particulièrement visible dans les systèmes d'inférence, où l'économie des jetons dépend fortement de l'efficacité de la mémoire plutôt que du seul débit d'entraînement brut. Penguin Solutions a lancé le premier serveur de cache KV basé sur CXL prêt pour la production en mars 2026, avec jusqu'à 11 To de mémoire basée sur CXL et des vitesses 10 fois supérieures aux approches basées sur NVMe, démontrant que les déploiements commerciaux avaient dépassé le stade pilote.

Transition hyperscale vers une infrastructure composable

Les hyperscalers restructurent les achats de centres de données autour de pools composables où la mémoire, le calcul et les accélérateurs peuvent être provisionnés indépendamment et déplacés au gré des changements de charges de travail. Ce changement est lié à l'économie d'utilisation des GPU et aux limites de densité des racks, poussant le marché CXL Memory Pooling et infrastructure disaggregée vers des conceptions à l'échelle du rack plutôt que vers la seule expansion de mémoire liée au serveur. Ce changement accroît la demande de fabrics de commutation qui peuvent faire de la mémoire partagée un composant standard du rack plutôt qu'un accessoire de niche. Astera Labs a indiqué que son commutateur de fabric intelligent Scorpio X-Series à 320 voies est entré en phase de montée en production au second semestre 2026 et réduit la latence AllReduce d'au moins 50 %, offrant aux opérateurs une voie pratique vers des déploiements en pool plus importants.^{[1]Astera Labs, Inc., "Astera Labs Extends Leadership in Open, AI Scale-Up Networking With New 320 Lane Scorpio X-Series Smart Fabric Switch," Astera Labs, asteralabs.com} À mesure que ces fabrics deviennent plus courantes dans les racks d'intelligence artificielle, le coût marginal d'ajout de niveaux de mémoire disaggregée diminue, rendant plus facile à justifier l'argument logiciel en faveur de l'allocation dynamique de mémoire.

Standardisation des fonctionnalités de fabric CXL 3.x et 4.0

La standardisation des protocoles transforme la faisabilité technique en une opportunité commerciale plus large pour le marché CXL Memory Pooling et infrastructure disaggregée. La spécification CXL 4.0 a été publiée en novembre 2025 et a doublé la bande passante à 128 GT/s sans latence supplémentaire, aligné la couche physique sur PCIe 7.0, et ajouté des capacités de ports groupés et des fonctionnalités RAS mémoire renforcées. Ces fonctionnalités RAS et de sécurité sont importantes car la mémoire partagée entre les domaines de sécurité cloud et d'entreprise nécessite une base de fiabilité et de conformité plus solide que celle offerte par les versions antérieures. La compatibilité ascendante totale avec les versions CXL antérieures réduit le risque de remplacement pour les opérateurs d'infrastructure et prend en charge un déploiement progressif sur des parcs matériels mixtes. En 2025, l'écosystème s'était élargi à plus de 190 fournisseurs, élargissant les voies d'interopérabilité et raccourcissant les délais de qualification pour les OEM et les acheteurs dans toute la chaîne d'approvisionnement. Cela fait de la standardisation une porte commerciale pour les déploiements multi-locataires et multi-fournisseurs, plutôt qu'un simple cycle de mise à niveau technique.

Gains d'efficacité énergétique et d'utilisation des racks grâce au Memory Pooling

Le surprovisionnement de mémoire reste une source majeure de gaspillage dans les centres de données d'intelligence artificielle, et le Memory Pooling CXL résout ce problème en remplaçant la DRAM par serveur inutilisée par de la mémoire pouvant être allouée entre les charges de travail selon les besoins. Des simulations ont indiqué que le Memory Pooling CXL peut réduire la consommation d'énergie de la mémoire de 20 à 30 % et améliorer l'utilisation de la mémoire jusqu'à 50 %, ce qui renforce l'argument d'efficacité pour le marché CXL Memory Pooling et infrastructure disaggregée au-delà de la simple expansion de capacité. Le même modèle modifie également l'économie du cycle de vie, car les anciennes DDR4 peuvent être réutilisées comme extension attachée via CXL plutôt que d'être mises hors service lorsque les serveurs migrent vers les plateformes DDR5. Marvell a indiqué que cette voie de réutilisation pourrait contribuer à éviter jusqu'à 66 milliards de kilogrammes d'émissions de CO2 et 36 376 tonnes américaines de déchets électroniques, ce qui a donné aux équipes d'achat un argument de durabilité plus clair en plus des économies de coûts. Alors que les entreprises lient plus étroitement leurs achats d'infrastructure à la consommation d'énergie et aux résultats carbone, l'efficacité énergétique devient un facteur d'achat pratique pour le marché CXL Memory Pooling et infrastructure disaggregée plutôt qu'un avantage secondaire.

Lacunes d'interopérabilité entre les générations CXL et les piles fournisseurs

L'interopérabilité reste un véritable frein aux achats même si la standardisation s'améliore. Des recherches ont montré que le protocole de cohérence de cache CXL manque encore de mécanismes pour garantir une interopérabilité sûre entre des architectures hôtes hétérogènes avec différents modèles de cohérence mémoire, forçant la qualification plateforme-dispositif sur une base paire par paire. Cela augmente le coût d'ingénierie pour les acheteurs qui souhaitent des pools multi-fournisseurs et ne disposent pas de la capacité de validation interne des hyperscalers. Le problème est plus aigu au niveau de la couche fabric, où les implémentations de commutateurs sont encore en cours de maturation et où les topologies prêtes pour la production ne sont pas encore totalement uniformes entre les fournisseurs. En conséquence, le marché CXL Memory Pooling et infrastructure disaggregée progresse le plus rapidement là où les acheteurs peuvent contrôler étroitement les combinaisons matérielles et absorber des cycles de qualification plus longs.

Disponibilité limitée en volume des écosystèmes CXL de type 3 et de commutateurs qualifiés pour la production

La disponibilité côté offre limite encore la rapidité avec laquelle la demande peut se convertir en revenus. Samsung a retardé la production de masse des modules CMM-D basés sur CXL 3.1 à 2027, tandis qu'Intel Diamond Rapids n'est pas attendu avant le deuxième ou troisième trimestre 2027, et qu'AMD EPYC Venice est ciblé pour le second semestre 2026, indiquant que le pooling de prochaine génération dépend fortement de la feuille de route des processeurs et de la disponibilité des fournisseurs de mémoire. SK hynix et Micron avaient fait progresser leurs travaux sur CXL 3.1 au stade de la R&D, mais la base de disponibilité de production élargie n'était pas encore en place, confirmant que le goulot d'étranglement était à l'échelle de l'écosystème plutôt que spécifique à un fournisseur. La prise en charge par les systèmes d'exploitation et les hyperviseurs reste également inégale, avec une amélioration du support Linux plus rapide que dans certains environnements propriétaires, ce qui maintient une partie de la base d'entreprise en attente pour l'instant. Cela déplace une part des revenus attendus du marché CXL Memory Pooling et infrastructure disaggregée de 2026 et 2027 vers les années ultérieures de la période de prévision plutôt que d'empêcher totalement l'adoption.

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des segments

Par composant : les modules dominent tandis que les commutateurs définissent le prochain cycle de mise à niveau architecturale

Les commutateurs CXL sont le composant à la croissance la plus rapide sur le marché CXL Memory Pooling et infrastructure disaggregée, avec un CAGR de 32,57 % jusqu'en 2031, alors que l'architecture évolue de l'expansion à serveur unique vers des fabrics de mémoire partagée à l'échelle du rack. Marvell a annoncé le Structera S 30260, un commutateur CXL 3.0 à 260 voies développé grâce à l'acquisition de XConn Technologies, et a indiqué que l'échantillonnage débuterait au troisième trimestre 2026, en faisant le premier commutateur conçu spécifiquement pour le Memory Pooling à l'échelle du rack d'intelligence artificielle. La montée en puissance des commutateurs est étroitement liée à la disponibilité des plateformes CPU car les fonctionnalités de fabric multi-hôtes nécessitent des générations de processeurs plus récentes, qui arrivent tout au long de 2026 et 2027. Cela maintient les volumes de commutateurs à court terme modestes même si le secteur de la mémoire CXL positionne cette catégorie pour une concentration de revenus plus forte plus tard dans la période de prévision.

Les modules mémoire CXL ont commandé une part de 44,17 % de la taille du marché CXL Memory Pooling et infrastructure disaggregée en 2025, soutenue par l'adoption des expanseurs de mémoire de type 3 sur les plateformes serveur compatibles CXL 2.0. L'évaluation de Samsung en juillet 2026 a montré que la mémoire CXL maintenait 92 % des performances DRAM dans des configurations à 8 GPU tout en offrant une capacité bien plus grande, ce qui influence les travaux de qualification des hyperscalers pour les serveurs d'intelligence artificielle. SK hynix a achevé la validation client de son module CMM-DDR5 de 96 Go en avril 2025, offrant une augmentation de capacité de 50 % et une amélioration de la bande passante de 30 % à 36 Go/s par rapport au DDR5, tandis qu'une version de 128 Go restait en cours de validation. Les contrôleurs attirent davantage de concurrence alors que le contrôleur d'expansion mémoire CXL 3.1 de Montage Technology a obtenu le soutien d'AMD et d'Intel, tandis que les logiciels d'orchestration restent plus modestes aujourd'hui mais sont susceptibles de devenir une couche de revenus récurrents à mesure que les pools de mémoire à paiement à l'utilisation arrivent à maturité.

Par architecture de déploiement : l'expansion domine mais le Memory Pooling définit l'orientation stratégique

L'expansion mémoire a détenu 68,81 % de la part du marché CXL Memory Pooling et infrastructure disaggregée en 2025 car les déploiements CXL 1.1 et 2.0 sont plus simples et connectent directement le CPU hôte aux dispositifs de mémoire de type 3, éliminant le besoin d'un fabric de commutation. La plateforme Intel Xeon de 5e génération a fourni le support CXL de type 3, tandis qu'AMD EPYC Turin prend en charge CXL 2.x, et cette base de serveurs installée est là où la plupart des déploiements d'expansion actuels sont concentrés. Cette architecture continue de générer les revenus absolus les plus importants car les modules CXL 2.0 qualifiés pour la production sont plus disponibles que les configurations en pool plus récentes. Même au sein de ce segment mature, l'utilisation évolue de la simple expansion de capacité vers le placement en deuxième niveau pour les données tolérantes à la latence, indiquant que le marché CXL Memory Pooling et infrastructure disaggregée est déjà en train de changer la façon dont l'expansion est utilisée.

Le Memory Pooling est l'architecture de déploiement à la croissance la plus rapide, avec un CAGR de 33,42 % jusqu'en 2031, alors que la commutation CXL 3.x évolue vers la production commerciale. Microsoft Research a démontré lors de NSDI 2026 que les topologies de pods CXL épars ont atteint une latence de communication 3,2 fois inférieure à celle de RDMA en rack, renforçant l'argument économique en faveur du pooling commuté dans les environnements hyperscale.^{[2]Microsoft Research, "Octopus, Enhancing CXL Memory Pods via Sparse Topology," NSDI, microsoft.com} Le modèle commercial évolue également du capital dépensé par serveur vers l'allocation de mémoire basée sur l'utilisation, créant un espace pour que les fournisseurs d'orchestration monétisent la mémoire en pool en tant que couche de service au-dessus du matériel standard. Les autres modèles de déploiement, y compris la mémoire hiérarchisée et les configurations orientées service, restent précoces et dépendront de l'évolution du contrôle logiciel, de la facturation et du support des plateformes au fil du temps.

Par application : l'intelligence artificielle et l'apprentissage automatique ancrent les revenus à court terme tandis que la virtualisation cloud s'accélère

L'intelligence artificielle et l'apprentissage automatique ont détenu une part de 34,77 % en 2025, ce qui en fait le plus grand segment d'application sur le marché CXL Memory Pooling et infrastructure disaggregée, car l'inférence des grands modèles de langage dépend fortement de la capacité du cache KV. L'évaluation de Samsung en juillet 2026 a montré un comportement stable de la mémoire CXL lorsque la demande de cache KV dépassait la capacité DRAM locale dans des configurations multi-GPU, soutenant son utilisation dans des environnements d'inférence en production. Cela est important car la capacité mémoire, plutôt que le seul débit de calcul, devient souvent le facteur limitant dans les grands systèmes d'inférence. Les charges de travail d'intelligence artificielle agentique avec des tailles de fenêtre de contexte variables sont également susceptibles d'augmenter la demande de mémoire plus rapidement que les déploiements statiques de grands modèles de langage, ce qui soutient un cas d'utilisation plus large pour la mémoire CXL en pool au fil du temps.

L'infrastructure cloud et la virtualisation devraient croître à un CAGR de 31,78 % jusqu'en 2031, ce qui en fait l'application à la croissance la plus rapide sur le marché CXL Memory Pooling et infrastructure disaggregée. Astera Labs a indiqué que l'aperçu de la mémoire CXL de Microsoft Azure utilisait des contrôleurs de mémoire intelligents Leo CXL sur des machines virtuelles de la série M, indiquant que le déploiement dans le cloud public était entré dans une phase commercialement visible. Les bases de données en mémoire et l'analytique en temps réel restent également importantes, car des tests évalués par des pairs ont révélé que la mémoire CXL avec entrelacement pondéré réduisait la latence chargée lors des analyses de bases de données. Le calcul haute performance nécessite un déploiement plus sélectif car les dispositifs CXL actuels produisaient des ralentissements de latence de 2 à 6 fois sur les charges de travail sensibles à la bande passante, ce qui fait du placement de données NUMA-aware une exigence logicielle plutôt qu'une correction matérielle uniquement.

Analyse géographique

L'Amérique du Nord a détenu une part de 38,69 % en 2025, ce qui en fait le plus grand marché régional pour le secteur CXL Memory Pooling et infrastructure disaggregée. Cette avance reflétait les dépenses en capital d'AWS, Microsoft Azure, Google Cloud et Meta, qui ont tous été des premiers soutiens de l'écosystème CXL et sont déjà en train de passer au déploiement en production. Astera Labs a indiqué que ses contrôleurs de mémoire intelligents Leo CXL avaient été validés sur les machines virtuelles de la série M de Microsoft Azure en 2025, marquant une étape claire du travail pilote vers une infrastructure cloud publique prête pour la production. Le projet Vistara de Meta a montré que les anciens DIMM DDR4 provenant de serveurs mis hors service peuvent être réutilisés aux côtés des systèmes de production DDR5 via CXL, réduisant les coûts de mémoire et soutenant une empreinte carbone plus faible dans les environnements hyperscale. La demande dans la région est également soutenue par des secteurs réglementés cherchant une capacité d'inférence d'intelligence artificielle sur site pour des raisons de souveraineté des données et de conformité.

L'Asie-Pacifique devrait se développer à un CAGR de 34,12 % jusqu'en 2031, ce qui en fait la géographie à la croissance la plus rapide sur le marché CXL Memory Pooling et infrastructure disaggregée. La région bénéficie de la concentration côté offre des fabricants de mémoire et de la capacité ODM en Corée du Sud et à Taïwan, tandis que de grands investissements dans les centres de données s'étendent également en Chine, au Japon, en Corée du Sud, en Inde et en Australie. Samsung a déclaré en juillet 2026 qu'il traitait CXL comme sa prochaine grande priorité en matière de mémoire, avec une validation d'échantillons basée sur AMD EPYC Venice prévue après septembre 2026 et une production commerciale ciblée pour le premier trimestre 2027. SK hynix a également présenté le CMM-DDR5 lors du CFMS 2026 et développe ses propres contrôleurs pour les dispositifs CXL 3.0 et 3.1, ce qui soutient une position plus forte dans la chaîne d'approvisionnement régionale. Le soutien public de l'Inde à la croissance des centres de données et les efforts nationaux de calcul d'intelligence artificielle du Japon suggèrent que la demande régionale se développe parallèlement à la force manufacturière plutôt qu'en la suivant.

L'Europe a maintenu une part significative en 2025, car les objectifs d'intelligence artificielle souveraine et les règles de résidence des données favorisaient le déploiement de mémoire disaggregée sur site dans les environnements d'entreprise et du secteur public. Le projet CAPE soutenu par l'UE intègre le fabric PCIe Gen 5 et Gen 6 avec le support CXL pour le Memory Pooling dynamique dans les micro-centres de données en périphérie, ce qui montre comment les programmes de calcul souverain créent des voies d'adoption non hyperscale.^{[3]CAPE Project, "CAPE Update #5, EMDC, Edge Micro Data Center," CAPE Project, cape-project.eu} L'Amérique du Sud et le Moyen-Orient et l'Afrique restent plus modestes aujourd'hui, mais les programmes d'intelligence artificielle souveraine soutenus par les gouvernements et l'expansion de la colocation créent une voie de demande future qui correspond aux modèles de déploiement CXL à l'échelle du rack et orientés vers la périphérie. Cela signifie que le marché CXL Memory Pooling et infrastructure disaggregée est susceptible de développer une couche périphérique plus large en dehors de l'empreinte hyperscale au cours de la dernière partie de la période de prévision.