Taille et Part du Marché de l'Intégration Calcul-Mémoire - Analyse de la Croissance et Prévisions (2026 - 2031)

Tendances et perspectives mondiales du marché de l'intégration calcul-mémoire

Gains d'efficacité énergétique dans l'intelligence artificielle en périphérie et l'inférence embarquée

Le marché de l'intégration calcul-mémoire est tiré vers l'avant par des cas d'usage d'intelligence artificielle en fonctionnement permanent qui nécessitent une exploitation continue au niveau du capteur, de l'ordinateur portable et des appareils embarqués, sans le budget thermique des accélérateurs conventionnels. Dans ces charges de travail, le déplacement des poids de modèle entre la mémoire et le calcul reste la charge énergétique la plus importante, et le calcul en mémoire réduit cette charge en plaçant l'arithmétique plus près de l'endroit où les poids sont stockés. Un processeur memristeur-SRAM à précision mixte publié en mars 2025 a atteint 40,91 TFLOPS/W sur ResNet-20 avec moins de 0,45 % de dégradation de précision, ce qui a démontré que les gains énergétiques ne nécessitent pas un compromis total sur la qualité utilisable du modèle.^{[1]Win-San Khwa et al., "Un processeur d'intelligence artificielle de calcul en mémoire à memristeur et SRAM à précision mixte," Nature, nature.com} EnCharge AI a déclaré en février 2025 que son accélérateur EN100 cible plus de 200 TOPS à moins de 9W pour l'inférence client et en périphérie, ce qui correspond à la plage de puissance que les systèmes mobiles et sans ventilateur peuvent réellement absorber. Le marché de l'intégration calcul-mémoire bénéficie donc d'une voie d'adoption pratique, car les acheteurs en périphérie se soucient souvent davantage de l'inférence soutenue dans des enveloppes de puissance fixes que du débit de pointe sur les benchmarks. Ce même schéma encourage les conceptions hybrides, car de nombreux adoptants souhaitent une efficacité de classe analogique tout en ayant encore besoin d'un support numérique pour maintenir la précision stable dans les conditions de production.

Pression du mur mémoire liée aux charges de travail des grands modèles de langage

Le marché de l'intégration calcul-mémoire progresse également parce que l'inférence des grands modèles de langage est désormais davantage contrainte par le mouvement de la mémoire que par la capacité arithmétique brute. Lors du décodage autorégressif, les grands modèles récupèrent de manière répétée des poids utilisés une seule fois par étape de jeton, ce qui maintient l'intensité arithmétique faible et fait de la bande passante mémoire le facteur limitant dans les services sensibles à la latence. Frontiers in Science a décrit le mur mémoire en 2025 comme une contrainte matérielle transversale pour les systèmes d'intelligence artificielle modernes, ce qui a renforcé l'argument architectural en faveur du traitement en mémoire au-delà d'un simple argument d'optimisation étroite.^{[2]"Briser le mur mémoire, matériel d'intelligence artificielle de nouvelle génération," Frontiers in Science, frontiersin.org} Samsung a annoncé en février 2026 qu'il avait commencé la livraison commerciale de HBM4 avec une bande passante de 3,3 To/s par pile et une efficacité énergétique améliorée de 40 % par rapport à HBM3E, ce qui montre comment les fournisseurs de mémoire répondent directement à ce goulot d'étranglement.^{[3]Samsung Electronics, "Samsung livre le premier HBM4 commercial de l'industrie avec des performances ultimes pour le calcul d'intelligence artificielle," Samsung Global Newsroom, news.samsung.com} En conséquence, le marché de l'intégration calcul-mémoire passe d'une discussion architecturale de niche à une décision d'infrastructure plus large autour du coût par jeton, de la latence et de l'énergie système. Ce changement augmente également les coûts de migration, car les produits mémoire à logique intégrée sont moins interchangeables que les générations de mémoire banalisée antérieures.

Essor de la mémoire à haute bande passante et des architectures de calcul proche de la mémoire dans les serveurs d'intelligence artificielle

Le marché de l'intégration calcul-mémoire gagne de l'élan côté serveur à mesure que la HBM évolue d'un stockage passif vers un rôle plus actif dans la conception des systèmes d'intelligence artificielle. Les grands fournisseurs de mémoire intègrent davantage de logique au niveau ou à proximité de la pile mémoire, ce qui permet à une partie de la charge de travail de s'exécuter plus près des données et réduit le trafic sur l'interface mémoire. SK hynix a annoncé en juin 2026 un partenariat technologique pluriannuel avec NVIDIA couvrant la mémoire de nouvelle génération pour les infrastructures d'usines d'intelligence artificielle, liant ainsi le développement futur de la HBM directement aux feuilles de route des infrastructures d'intelligence artificielle à haut volume. Micron a également introduit un module LPDRAM SOCAMM2 de 256 Go en mars 2026 et a déclaré qu'il améliorait le temps jusqu'au premier jeton de plus de 2,3x pour l'inférence de grands modèles de langage à contexte long, tout en utilisant un tiers de la puissance des RDIMM équivalents. Ces évolutions sont importantes pour le marché de l'intégration calcul-mémoire car elles montrent que le calcul proche de la mémoire n'est pas limité à un seul facteur de forme mémoire ou à un seul groupe d'acheteurs. Elles rendent également le packaging de pointe, les puces à base de logique et la co-conception mémoire plus importants pour la position concurrentielle qu'ils ne l'étaient dans les cycles précédents de serveurs d'intelligence artificielle.

Demande de silicium personnalisé pour les systèmes autonomes et industriels à contraintes de puissance

Le marché de l'intégration calcul-mémoire est façonné par les véhicules autonomes, la robotique industrielle et les machines toujours actives qui ne peuvent pas supporter la consommation électrique des cartes d'inférence de classe centre de données. Ces systèmes allouent généralement un budget de puissance fixe entre les fonctions de détection, de contrôle, de connectivité et de sécurité, ce qui laisse peu de place à l'accélération d'intelligence artificielle à haute puissance. Honda a déclaré en février 2026 qu'il co-développait un SoC automobile avec Mythic et avait concédé sous licence la technologie Mythic pour améliorer les performances de calcul d'intelligence artificielle et l'efficacité énergétique dans les véhicules. STMicroelectronics a également introduit le Stellar P3E comme premier microcontrôleur automobile avec accélération d'intelligence artificielle intégrée pour l'intelligence en périphérie et a indiqué que le démarrage de la production était prévu pour le quatrième trimestre 2026. Le marché de l'intégration calcul-mémoire gagne en crédibilité grâce à ces évolutions, car les acheteurs des secteurs automobile et industriel n'adoptent pas rapidement de nouvelles architectures à moins que le bénéfice en termes de puissance soit suffisamment important pour justifier l'effort de qualification. Cela modifie également le comportement d'approvisionnement, certains équipementiers commençant à travailler directement avec les fournisseurs d'architecture plutôt que d'attendre les feuilles de route standard des accélérateurs numériques des fournisseurs établis.

Variabilité de la précision analogique et risque de rendement dans les conceptions de calcul en mémoire

Le marché de l'intégration calcul-mémoire est encore confronté à une limite technique majeure en matière de stabilité de la précision analogique, notamment lorsque les poids neuronaux sont stockés sous forme d'états de conductance physique dans des cellules non volatiles. La variation de processus, la dérive thermique, la perte d'endurance et la dispersion cellule à cellule peuvent toutes introduire du bruit dans les opérations de multiplication-accumulation, et ces erreurs s'accumulent dans les réseaux neuronaux plus profonds. Une revue de 2025 dans npj Unconventional Computing a décrit les principales sources d'erreur analogique en mémoire et a noté que les méthodes d'atténuation peuvent consommer une part significative des économies d'énergie qui rendent l'architecture attractive en premier lieu. Une étude publiée dans IEEE Transactions on Circuits and Systems I en 2025 a également constaté que les limites de précision deviennent restrictives dans des conditions de fonctionnement inférieures au débit arithmétique de pointe d'une conception SRAM à 28 nm, ce qui montre que le comportement mesuré du silicium peut différer nettement des revendications idéalisées. Le marché de l'intégration calcul-mémoire continue donc de favoriser les architectures hybrides dans de nombreux contextes commerciaux, car elles préservent une partie du bénéfice énergétique analogique tout en s'appuyant sur des étages numériques pour protéger la qualité de sortie. Ce problème élargit également l'écart entre les prototypes académiques performants et la fabrication répétable à haut volume, ce qui importe le plus lorsque le client cible est dans les secteurs automobile, de la défense ou de l'infrastructure d'entreprise.

Écosystème EDA, compilateur et benchmark immature

Le marché de l'intégration calcul-mémoire est également ralenti par des limitations logicielles et d'outils de conception qui rendent le déploiement plus difficile que les annonces matérielles ne le suggèrent. La plupart des flux de travail actuels nécessitent encore une co-conception matérielle-logicielle étroite, car le comportement du bruit analogique, la correspondance des opérateurs, la quantification et l'étalonnage doivent être traités ensemble plutôt que via des chaînes d'outils d'accélérateur standard. Nature Reviews Electrical Engineering a noté en 2025 que les piles de calcul analogique en mémoire nécessitent un traitement personnalisé à travers le flux logiciel, de la quantification consciente de l'entraînement à l'étalonnage en temps réel, et que cela reste en dehors des écosystèmes de style GPU grand public. SPEC a publié sa suite de benchmarks CPU 2026 en mai 2026, mais il n'existe toujours pas de famille de benchmarks indépendants largement adoptée qui traite les charges de travail de calcul en mémoire comme une catégorie de première classe pour l'évaluation par les acheteurs. Le marché de l'intégration calcul-mémoire est directement affecté car les équipes d'approvisionnement des entreprises dévaluent généralement les revendications des fournisseurs lorsqu'elles manquent de benchmarks neutres et d'un support logiciel mature. Cette charge pèse le plus lourdement sur les petits fournisseurs, car ils doivent expliquer l'architecture, l'étalonnage et la complexité du déploiement en même temps qu'ils essaient de conclure leurs premiers programmes commerciaux.

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des segments

Par type de calcul : l'analogique domine les revenus précoces tandis que l'hybride gagne le plus d'élan stratégique

Les puces analogiques de calcul en mémoire détenaient 44,56 % de la part du marché de l'intégration calcul-mémoire en 2025, ce qui reflétait leur commercialisation plus précoce dans l'inférence en périphérie et la profondeur de la recherche autour des opérations matricielles basées sur la mémoire résistive. Le marché a atteint cette position parce que les réseaux analogiques peuvent exécuter des opérations de base à l'intérieur des cellules mémoire et éviter une grande partie du mouvement de données qui pèse sur les accélérateurs numériques conventionnels. Cet avantage est le plus fort dans les charges de travail à poids stationnaire où les économies d'énergie importent plus que le déterminisme numérique absolu. Le segment analogique a également bénéficié du fait que de nombreux cas d'adoption précoce, tels que la vision embarquée et la détection d'anomalies, peuvent tolérer des compromis de précision soigneusement gérés si le gain énergétique est suffisamment important. En ce sens, le marché de l'intégration calcul-mémoire s'est d'abord ouvert là où l'autonomie de la batterie, la conception thermique et l'inférence locale soutenue importaient plus que la portabilité logicielle universelle.

Les puces numériques de calcul en mémoire continuent de jouer un rôle complémentaire car elles offrent un comportement déterministe et un meilleur alignement avec les attentes logicielles établies, même si leur gain énergétique est inférieur aux alternatives analogiques. Cela rend les approches numériques plus adaptées là où la traçabilité, la validation et la répétabilité numérique sont requises par des règles de sécurité ou opérationnelles. Les puces hybrides de calcul en mémoire devraient croître à un CAGR de 42,69 % jusqu'en 2031, et cette trajectoire montre comment le marché de l'intégration calcul-mémoire tente d'équilibrer l'efficacité analogique avec le contrôle numérique. Un processeur à précision mixte publié dans Nature en 2025 a démontré que le partitionnement des couches neuronales entre des unités memristeur, SRAM et numériques peut préserver la précision tout en offrant une forte efficacité, ce qui est la même logique de conception que de nombreux fournisseurs hybrides suivent désormais. IBM a annoncé en juin 2026 que son architecture NanoStack sub-1 nm avait amélioré la densité SRAM de 40 % par rapport aux nœuds 2 nm, ce qui soutient l'argument à plus long terme en faveur d'une intégration de macro hybride plus dense sur des nœuds avancés.

Par technologie de mémoire : les conceptions flash et à base de charge détiennent la part tandis que le PIM basé sur DRAM et HBM accélère

Les technologies flash, à base de charge et autres représentaient 42,38 % de la taille du marché de l'intégration calcul-mémoire en 2025, ce qui montrait la valeur de la familiarité avec les procédés et la large disponibilité de fabrication. Ce groupe bénéficie de la réutilisation des structures de cellules et des connaissances de fabrication qui ont été initialement construites pour le stockage non volatile à haute densité et sont maintenant adaptées au calcul en réseau. Le secteur de l'intégration calcul-mémoire s'est appuyé sur ces options car elles constituent un pont pratique entre les nouveaux objectifs architecturaux et les habitudes de fabrication existantes. Le calcul en mémoire basé sur SRAM reste important car il dispose de la caractérisation silicium publique la plus transparente pour l'intelligence artificielle en périphérie et donne aux développeurs une vision plus claire des compromis en termes de précision, d'énergie et de fonctionnement. Sa limite est la densité, car la SRAM occupe plus de surface par bit et est plus difficile à mettre à l'échelle pour les charges de travail nécessitant un stockage de poids plus important sur la puce.

Le traitement en mémoire basé sur DRAM et HBM devrait croître à un CAGR de 42,99 % jusqu'en 2031, ce qui en fait la voie technologique mémoire à la croissance la plus rapide au sein du marché. Samsung a déclaré en février 2026 que son HBM4 commercial offrait 3,3 To/s par pile avec une efficacité énergétique améliorée de 40 % par rapport à HBM3E, ce qui renforce l'attrait de l'accélération centrée sur la mémoire dans l'infrastructure d'intelligence artificielle. SK hynix a renforcé la même direction en juin 2026 grâce à son partenariat pluriannuel avec NVIDIA, qui a lié les futures feuilles de route HBM aux supercalculateurs d'intelligence artificielle, aux ordinateurs personnels d'intelligence artificielle grand public et aux plateformes de robotique. Micron a ajouté un autre signal en mars 2026 avec le lancement de son LPDRAM SOCAMM2 de 256 Go, qui ciblait l'inférence de grands modèles de langage à contexte long et montrait que les idées de calcul proche de la mémoire progressent simultanément dans plusieurs catégories de DRAM. La ReRAM, la mémoire à changement de phase et la MRAM restent plus modestes en termes de revenus actuels, mais elles conservent une importance stratégique dans les applications où la non-volatilité, la tolérance aux radiations ou des conditions spécialisées de détection et de sécurité justifient une voie d'adoption plus étroite mais à plus haute valeur ajoutée.

Par environnement de déploiement : les appareils en périphérie ancrent la demande actuelle tandis que les centres de données construisent la piste de croissance la plus rapide

Les appareils en périphérie détenaient 46,77 % des revenus par environnement de déploiement en 2025, ce qui leur conférait la position dominante sur le marché de l'intégration calcul-mémoire, les revenus commerciaux s'étant d'abord formés autour de l'inférence à faible consommation. Ces applications comprennent la vision embarquée, la reconnaissance de mots-clés, la détection d'anomalies et la maintenance prédictive, où la réponse locale et les budgets de puissance serrés importent plus que la flexibilité à l'échelle de l'entraînement. Le marché a trouvé son adéquation produit ici parce que les conceptions analogiques et hybrides ont leur avantage le plus clair en termes de performance par watt dans les plages de fonctionnement inférieures à 10W. Cela a aidé les déploiements en périphérie à générer des revenus avant que l'architecture ne soit suffisamment mature pour une insertion à grande échelle dans les serveurs. Cela explique également pourquoi de nombreuses premières annonces de calcul en mémoire se sont concentrées sur les ordinateurs portables, les appareils embarqués, les modules de robotique et les systèmes adjacents aux capteurs plutôt que sur l'accélération cloud grand public.

Les centres de données et les hyperscalers devraient croître à un CAGR de 50,14 % jusqu'en 2031, et ce taux montre que le marché de l'intégration calcul-mémoire n'est plus défini uniquement par les cas d'usage en périphérie. Le principal moteur est le coût et la charge de latence du mouvement de la mémoire lors de l'inférence des grands modèles de langage, ce qui pousse les opérateurs vers des architectures qui raccourcissent la distance entre les poids et l'exécution. Samsung, SK hynix et Micron ont chacun fait progresser des produits qui soutiennent ce changement, notamment le HBM4 commercial et les modules LPDRAM à haute capacité destinés à l'infrastructure d'intelligence artificielle. L'automobile, l'automatisation industrielle, la santé, la défense et l'aérospatiale restent chacun plus modestes en termes de revenus aujourd'hui, mais ils sont importants car ils récompensent les architectures qui combinent efficacité énergétique avec assurance du cycle de vie, support de sécurité ou inférence locale sécurisée. L'électronique grand public restera probablement une opportunité de volume pour le marché de l'intégration calcul-mémoire uniquement lorsque ces capacités seront intégrées dans le silicium marchand à un coût et des normes d'interface acceptables.

Par utilisateur final : les entreprises de semi-conducteurs détiennent la plus grande part tandis que les fournisseurs cloud modifient le profil de la demande

Les entreprises de semi-conducteurs et les concepteurs de puces détenaient 27,68 % de la taille du marché de l'intégration calcul-mémoire en 2025, ce qui reflétait leur rôle de premier grand groupe d'acheteurs à intégrer des blocs de calcul en mémoire dans les plans futurs de SoC. Ce segment comprend les entreprises de puces d'intelligence artificielle sans usine, les fabricants de dispositifs intégrés et les acteurs de l'écosystème de conception qui influencent la manière dont les nouvelles macros de calcul en mémoire atteignent la production. Le marché dépend fortement de ce groupe car une décision de conception au niveau de la puce peut entraîner une demande en propriété intellectuelle, en support EDA, en capacité de fonderie, en packaging et en co-développement mémoire. Ces entreprises ne sont pas seulement des utilisateurs finaux, mais aussi des constructeurs de canaux qui déterminent si le calcul en mémoire devient une fonctionnalité de produit ou reste une expérience architecturale étroite. Leur part précoce en dit donc autant sur la formation de l'écosystème que sur la consommation directe de silicium.

Les fournisseurs cloud et hyperscale devraient se développer à un CAGR de 50,36 % jusqu'en 2031, ce qui en fait le segment d'utilisateurs finaux à la croissance la plus rapide sur le marché de l'intégration calcul-mémoire. Leur intérêt est motivé par l'économie de l'inférence, car le coût de la bande passante mémoire par jeton devient plus décisif que le coût de calcul pur pour les services à grande échelle. C'est pourquoi les fournisseurs de mémoire s'alignent étroitement sur les feuilles de route hyperscale et des plateformes d'intelligence artificielle, comme en témoignent le lancement du HBM4 de Samsung, le partenariat NVIDIA de SK hynix et le positionnement LPDRAM à contexte long de Micron. Les équipementiers automobiles et les fournisseurs de rang 1 méritent également attention car la voie de licence directe de Honda avec Mythic suggère que certains constructeurs de véhicules pourraient contourner les chaînes d'approvisionnement standard lorsque l'efficacité énergétique devient un différenciateur de plateforme. Les institutions gouvernementales, de défense et de recherche restent plus modestes en termes de revenus directs, mais elles continuent d'influencer les normes de qualification qui façonnent ensuite l'adoption dans les parties plus réglementées du marché de l'intégration calcul-mémoire.

Analyse géographique

L'Amérique du Nord détenait 66,58 % de la part du marché de l'intégration calcul-mémoire en 2025, ce qui reflétait la concentration de la région en développeurs de grands modèles de langage, d'opérateurs hyperscale et de concepteurs de semi-conducteurs sans usine. Le marché y est resté le plus fort car le développement architectural, l'optimisation logicielle et le pouvoir d'achat commercial précoce sont étroitement liés dans le même écosystème régional. L'Amérique du Nord bénéficie également de la présence de fournisseurs à travers toute la pile, des startups de calcul analogique aux grandes entreprises de mémoire et de logique avec des ambitions de packaging avancé. IBM a renforcé cet écosystème en juin 2026 en introduisant son architecture NanoStack sub-1 nm et en soulignant sa pertinence pour les futures améliorations de densité SRAM et d'efficacité énergétique. La région restera donc probablement le marché de référence pour la validation précoce des produits de calcul en mémoire, notamment là où les acheteurs ont besoin d'une interaction étroite entre la conception de puces, le logiciel et l'intégration système.

L'Asie-Pacifique devrait croître à un CAGR de 50,74 % jusqu'en 2031, ce qui en fait le bloc régional à la croissance la plus rapide sur le marché de l'intégration calcul-mémoire. La force de la région provient de son leadership dans la fabrication de mémoire avancée, le développement de HBM et les capacités de packaging que le calcul proche de la mémoire requiert de plus en plus. La livraison commerciale du HBM4 de Samsung et la collaboration élargie de SK hynix avec NVIDIA ont toutes deux montré en 2026 que la Corée du Sud reste centrale dans la future chaîne d'approvisionnement du matériel d'intelligence artificielle centré sur la mémoire. La Chine a également démontré un élan technique à travers un article de 2025 dans Acta Physica Sinica sur une architecture de calcul en mémoire NAND 3D pour l'inférence GPT-2-124M, ce qui a mis en évidence la capacité locale croissante dans la simulation de systèmes orientée production.

L'Europe détenait une part plus modeste du marché au cours de la période actuelle, mais son profil de demande automobile et industrielle lui confère une influence au-delà de sa base de revenus actuelle. L'attraction régionale la plus forte proviendra probablement des applications nécessitant la sécurité fonctionnelle, le support de cycle de vie long et l'inférence locale à faible consommation, ce qui maintient l'électronique automobile particulièrement pertinente. STMicroelectronics a soutenu cette direction avec l'introduction de son Stellar P3E pour l'intelligence en périphérie automobile, et la collaboration de Honda avec Mythic a également signalé comment les programmes de véhicules peuvent accélérer la qualification du calcul en mémoire lorsque l'efficacité énergétique devient centrale. L'Amérique du Sud et le Moyen-Orient et l'Afrique restent des zones en phase précoce pour le marché, et leur adoption à court terme est plus susceptible d'émerger à travers des programmes ciblés d'intelligence artificielle souveraine, de défense et d'inférence embarquée sécurisée que par un déploiement commercial large.