Markt für Siliziumwafer für Speichergeräte – Größen- und Marktanteilsanalyse – Wachstumstrends und Prognose (2026 – 2031)

Globale Markttrends und Erkenntnisse für Siliziumwafer für Speichergeräte

Beschleunigter Übergang zu 300-mm-Fabs

Speicherhersteller stellen 200-mm-Linien außer Betrieb und investieren Kapital in 300-mm-Plattformen, die 2,25-mal mehr Chipfläche pro Wafer erzeugen und die Substratkosten pro Gigabyte um rund 30 % senken. TSMCs Kumamoto Fab 2 reserviert 300-mm-Kapazität für Spezial-DRAM für Automobilkunden, und Samsung sowie SK Hynix wandeln 200-mm-Anlagen in Forschungs- und Entwicklungszentren um, um die Materialentwicklung der nächsten Generation zu beschleunigen. Fortschrittliche Knoten für HBM3E sind auf Durchkontaktierungen angewiesen, die nur auf 300-mm-Substraten wirtschaftlich sind. Kleinere Foundries in China und Taiwan erwerben aufgearbeitete 300-mm-Werkzeuge, um Exportkontrollhürden zu überspringen, was die installierte Basis verbreitert und die langfristige Substratnachfrage stützt. Der Trend ermöglicht es Speicher-IDMs auch, Logik und DRAM auf demselben Durchmesser zu kombinieren – ein Effizienzgewinn für Compute-in-Memory-Architekturen.^{[1]L. Miller, "Compute-in-Memory-Architekturen," IEEE Spectrum, spectrum.ieee.org}

Ausweitung der KI-gesteuerten Speichernachfrage in Rechenzentren

Generative-KI-Cluster absorbieren heute HBM-Stacks, die pro Terabyte 40 % mehr Waferfläche benötigen als DDR5. SK Hynix lieferte im 2. Quartal 2025 12-lagige HBM3E-Stacks aus, und Micron wechselte Anfang 2026 zu 36-GB-Stacks – beide basieren auf 300-mm-Basiswafern mit feinpitchigen Kupfersäulenbumps. Hyperscaler führen zudem GDDR7 für Inferenz-Workloads ein, was eine zweigleisige Nachfragekurve schafft, die Waferlieferanten begünstigt, die sowohl ultraflache Substrate für HBM als auch Standardwafer für GDDR7 liefern können. SEMI prognostiziert, dass KI-gebundener DRAM bis 2027 28 % der gesamten DRAM-Waferstarts ausmachen wird – doppelt so viel wie 2024.^{[2]A. Jones, "KI-Speichernachfrageprognose," SEMI, semi.org} Da der GPU-Speicherbedarf wächst, bleiben Substratbestellungen auch bei DRAM-Preisrückgängen stabil und dämpfen Umsatzschwankungen für Waferlieferanten.

Wachsender Automobilspeicherbedarf für ADAS- und Elektrofahrzeugplattformen

Automobil-OEMs wechseln zu LPDDR5X- und UFS-4.0-Lösungen, die eine funktionale Sicherheit nach ASIL-D erfordern. SK Hynix erhielt im März 2025 die ASIL-D-Zertifizierung mit Wafern, die eine Gesamtdickenvariation von weniger als 0,3 µm aufweisen und die Bonddrähteintegrität im Bereich von -40 °C bis 125 °C gewährleisten. Zonale Rechenarchitekturen in Elektrofahrzeugen erfordern nun bis zu 64 GB DRAM pro Fahrzeug – viermal mehr Speicherinhalt als bei Verbrennungsmodellen. Tier-1-Zulieferer wie Bosch und Continental kofinanzieren die Waferqualifizierung, ein neues Partnerschaftsmodell, das die Rückverfolgbarkeit verbessert und die Prozesssteuerungskosten für Substrathersteller erhöht. Der stetige Anstieg autonomer Funktionen hält die Wafernachfrage konjunkturunabhängig von Abschwächungen in der Unterhaltungselektronik.

Kommerzialisierung von 3D-DRAM/NRAM-Stacks

Samsung und SK Hynix streben bis 2028 die Massenproduktion von 16-lagigem und 24-lagigem 3D-DRAM an. Extrem niedrige Anforderungen an die Defektdichte veranlassen Waferhersteller, in die Atomlagenabscheidung zu investieren, um funktionsfähige Bondingschnittstellen zu gewährleisten. Intel und IBM erforschen neuromorphe RAM-Konzepte, die resistive Elemente in das Substrat einbetten, obwohl die Ausdauer noch eine Hürde darstellt. Mit der Verbreitung von gestapeltem Speicher werden Waferlieferanten ihr Angebot in Premium-ultraflache Substrate und Commodity-Klassen für planaren DRAM segmentieren, jeweils mit unterschiedlichen Preis- und Margenstrukturen.

Zyklische Kapitalausgabenkürzungen durch Speicher-IDMs

Speicherhersteller kürzten die Kapitalausgaben in den Jahren 2024–2025 um 12 Milliarden USD angesichts von DRAM-Preisen unterhalb der Cashkosten, verschoben neue Fab-Hochläufe und drosselten die Waferbeschaffung. Samsung verschob seine Pyeongtaek-P4-Erweiterung, und Micron verzögerte Geräteinstallationen in Idaho und Singapur. Angesichts einer Produktionsvorlaufzeit von 12–18 Monaten für Wafer belasten abrupte Auftragsstornierungen Substrathersteller mit Überbeständen und erodieren die Margen um bis zu 300 Basispunkte. Take-or-Pay-Verträge könnten das Risiko mindern, aber IDMs widersetzen sich diesen in Abschwungphasen, was die Volatilität verlängert.

Versorgungsengpässe bei Polysilizium-Ausgangsmaterial

Die Nachfrage aus dem Solarsektor und Antidumpingmaßnahmen verknappten Polysilizium in Halbleiterqualität im Jahr 2025 und ließen die Spotpreise von 28 USD/kg im Jahr 2024 auf 34 USD/kg Mitte 2025 steigen. Hemlocks CHIPS-Act-Projekt im Wert von 325 Millionen USD fügt bis 2028 nur 8 % der globalen Kapazität hinzu, und die Produktion ist für US-amerikanische Waferkäufer reserviert.^{[3]US-Handelsministerium, "CHIPS-Act-Finanzierungsankündigungen," commerce.gov} Da China noch immer 60 % des hochreinen Polysiliziums liefert, könnten geopolitische Schocks Versorgungsunterbrechungen auslösen, gegen die Substrathersteller keine alternativen Bezugsquellen erschließen können. Langfristig könnte die Diversifizierung in Wirbelschichtreaktorkapazitäten in den Vereinigten Staaten und Deutschland die Engpässe lindern, aber die Zeitpläne bleiben gestreckt.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschränkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Nach Waferdurchmesser: 300-mm-Wirtschaftlichkeit treibt Konsolidierung voran

Das 300-mm-Segment des Siliziumwafer für Speichergeräte-Marktes verzeichnete im Jahr 2025 einen Volumenanteil von 85,73 %, und das Segment soll bis 2031 mit einem CAGR von 5,11 % wachsen. Diese Dominanz spiegelt sich in einer erheblichen Marktgröße für Siliziumwafer für Speichergeräte auf Durchmesserebene wider und verstärkt den Lieferantenfokus auf ultraflaches Polieren und niedrige Defektdichten. Die Extremultraviolett-Lithografie für DRAM-Knoten unter 10 nm erfordert eine Gesamtdickenvariation von weniger als 0,2 µm – eine Anforderung, die nur wenige Anbieter erfüllen können, was die Markteintrittsbarrieren weiter erhöht. Handelsübliche 200-mm-Wafer behalten ihre Bedeutung für ältere Automobil-Leistungs-ICs, doch eine Wachstumsrate von lediglich 2,8 % deutet auf eine rückläufige Entwicklung hin, da aufgearbeitete 300-mm-Werkzeugausstattungen in China und Südostasien verbreitet werden. Wafer unter 150 mm bestehen in MEMS-Nischen fort, ihr kombinierter Anteil liegt jedoch unter 1,3 %, was sie für Mainstream-Speicherhersteller strategisch irrelevant macht.

Die Geräteabschreibung begünstigt 300-mm-Linien, da ein einzelnes Los eine 2,25-fache Chipoberfläche im Vergleich zu 200-mm-Linien liefert, ohne proportional höhere Arbeits- oder Betriebskosten zu verursachen. TSMCs Entscheidung, das Kumamoto Fab 2 für Spezial-DRAM zu widmen, zeigt, dass Speicher nun in direktem Wettbewerb mit Logik um erstklassige 300-mm-Kapazitäten steht. Infolgedessen stiegen die Preise für langfristige 300-mm-Waferverträge, die im Jahr 2025 abgeschlossen wurden, um 8–12 %. Kleinere Lieferanten scheiden entweder aus oder gründen Joint Ventures, da Greenfield-Fertigungsanlagen Kosten von über 500 Millionen USD verursachen. Oligopolisten nutzen ihre Skalierungsvorteile, um in Through-Silicon-Via-fähige Substrate zu investieren und sich damit zukünftige 3D-DRAM-Möglichkeiten zu sichern.

Nach Wafertyp: SOI gewinnt im Automobil-HF-Bereich

Prime-Polished-Substrate lieferten im Jahr 2025 81,22 % des Volumens, was die Kompatibilität mit bestehenden Prozessen widerspiegelt. Sie bleiben weiterhin der Anker des Marktanteils im Siliziumwafer für Speichergeräte-Markt, da Consumer-DRAM- und NAND-Linien auf kostenoptimiertes Bulk-Silizium angewiesen sind. SOI-Substrate expandieren jedoch mit einem CAGR von 5,29 % und übertreffen damit den Gesamtmarkt für Siliziumwafer für Speichergeräte. Fahrzeugradar- und 5G-HF-Module nutzen die geringere parasitäre Kapazität von SOI, und Soitec lieferte im Jahr 2025 2 Millionen 300-mm-FD-SOI-Wafer aus, was eine robuste Endmarktnachfrage belegt. Epitaxiale Wafer mit einem Anteil von 9 % wachsen moderat um 4,1 %, da Leistungsgerätehersteller GaN-auf-Si für EV-Wechselrichter erproben – ein angrenzendes, aber kein Kernspeichergerätefeld.

Die SOI-Einführung ist in China am deutlichsten sichtbar, wo FD-SOI die FinFET-Exportbeschränkungen umgeht. Shanghai Simgui steigerte die 200-mm-SOI-Produktion im Jahr 2025 um 25 %, um inländische HF-Hersteller zu beliefern. Spezialsubstrate segmentieren die Wertschöpfungskette in margenstarke, volumenschwächere Bereiche gegenüber handelsüblichen Prime-Polished-Wafern. Das Wachstumsdifferenzial von 3,7 Prozentpunkten unterstreicht, dass Spezialbereiche inkrementelle Gewinne erzielen werden, auch wenn Prime Polished bis 2031 numerisch dominant bleibt.

Nach Endnutzer: Automobil holt gegenüber Unterhaltungselektronik auf

Unterhaltungselektronik verbrauchte im Jahr 2025 43,63 % der Wafer, gestützt durch Smartphone- und PC-Speicherauffrischungen. Dennoch liegt ihre Wachstumsrate von 3,9 % hinter der CAGR von 4,98 % des Automobilsektors zurück. Elektrofahrzeugplattformen mit zentralisierter Rechenleistung benötigen bis zu 64 GB DRAM pro Fahrzeug, was die Substratnachfrage vervielfacht, selbst wenn die globalen Automobilverkaufszahlen stagnieren. Die Marktgröße des Siliziumwafer-Markts für Speichergeräte im Zusammenhang mit Automobilanwendungen wächst daher schneller als die durch Smartphones getriebene Nachfrage. Die Industrieautomatisierung zeigt ein Wachstum von 4,2 %, angetrieben durch kollaborative Roboter mit LPDDR4X, während die Telekommunikationsinfrastruktur mit 4,5 % wächst, da GDDR6 in 5G-Basisstationen eingesetzt wird. Medizin und Luft- und Raumfahrt bleiben bei 3,5 % stabil, da Qualifizierungszyklen eine schnelle Technologieerneuerung verhindern.

Tier-1-Automobilzulieferer investieren gemeinsam in die Waferspezifikationsdefinition – ein starker Kontrast zur Unterhaltungselektronik, wo IDMs die Standards vorgeben. Diese Ausrichtung erhöht den Marktanteil des Siliziumwafer-Markts für Speichergeräte im Fahrzeugbereich und verringert den Abstand zu Smartphones. Das Engagement in beiden Märkten synchronisiert jedoch das Risiko; wenn beide Sektoren gleichzeitig schwächeln, könnte die Wafernachfrage stark einbrechen, was die Bedeutung geografischer und produktbezogener Diversifizierung für Substrathersteller unterstreicht.

Geografische Analyse

Der Asien-Pazifik-Raum dominierte den Siliziumwafer für Speichergeräte-Markt mit einem Produktionsvolumenanteil von 83,19 % im Jahr 2025 und wächst bis 2031 mit einem CAGR von 5,16 %. Die vertikal integrierten Komplexe Südkoreas in Pyeongtaek und Icheon reduzieren die Vorlaufzeiten für Substrate von 18 auf 12 Monate und ermöglichen wertvolle Rückkopplungsschleifen für die Ausbeute. Das taiwanesische Ökosystem profitiert vom TSMC-Sony-Denso-Gemeinschaftsunternehmen in Kumamoto, das japanische Subventionen im Wert von 476 Milliarden JPY (3,2 Milliarden USD) zur Lokalisierung von DRAM-Wafern kanalisiert. Chinas 18-prozentiger Anteil innerhalb des Asien-Pazifik-Raums, angeführt von Shanghai Simgui und GRINM, ist nach wie vor auf importiertes Polysilizium und Kristallziehwerkzeuge angewiesen, was die Tür für Störungen durch Exportkontrollen offen lässt.

Nordamerika entfiel im Jahr 2025 auf 9 % des Volumens, gestützt durch CHIPS-Act-Förderungen. GlobalWafers' Werk in Sherman wird bis 2028 jährlich 1,2 Millionen 300-mm-Wafer zusätzlich produzieren und damit die US-amerikanische Importabhängigkeit verringern. Europas 4-prozentiger Anteil wächst moderat mit einer Rate von 4,3 %, begünstigt durch 43 Milliarden EUR (46 Milliarden USD) an Chips-Act-Anreizen, die die Expansionen von Infineon und STMicroelectronics unterstützen. Das Angebot bleibt jedoch fragmentiert, da Siltronic Standorte in Deutschland und Singapur betreibt, was skalenbedingte Kostenvorteile einschränkt. Südamerika sowie der Nahe Osten und Afrika bleiben zusammen unter 1 %, da es an einheimischen Speicherfertigungsanlagen mangelt und hohe Kapitalbarrieren bestehen.

Der Siliziumwafer für Speichergeräte-Markt konzentriert sich daher auf drei Fertigungszonen: ostasiatische Mega-Fertigungsanlagen, nordamerikanische Kapazitäten im Bereich nationaler Souveränität und europäische mittelgroße Speziallinien. Politische Entscheidungsträger drängen auf lokale Resilienz, doch die Konzentration bei Rohstoffen und Abhängigkeiten bei Werkzeugausstattungen bedeuten, dass echte Selbstversorgung noch Jahre entfernt ist. Für Lieferanten impliziert dieser geografische Mix die gleichzeitige Einhaltung mehrerer Compliance-Regime bei gleichzeitiger Sicherstellung der Just-in-Time-Lieferung über eine zunehmend regionalisierte Logistikkarte.