Siliziumwafer-Markt für Logikbauelemente – Größen- und Marktanteilsanalyse – Wachstumstrends und Prognose (2026–2031)

Einblicke und Trends des Siliziumwafer-Markts für Logikbauelemente

Wachsende Nachfrage nach KI- und Hochleistungsrechen-Chips

Hyperscaler liefern benutzerdefinierte Beschleuniger in immer größeren Trainings-Clustern, und jeder Cluster kann mehr als 10.000 Substrate pro Quartal verbrauchen, da GPU-, Netzwerk- und Chiplet-Basis-Dies alle auf 300-mm-Silizium entstehen. Die Chiplet-Partitionierung erhöht die Gesamtzahl der Wafer-Starts, da Interposer- und Basis-Dies zum Nachfrageprofil hinzukommen, selbst wenn die Transistordichte pro Chip steigt. Führende Foundry-Knoten wie N3, N2 und 18A melden zweistellige Umsatzanteile, was auf einen anhaltenden Bedarf an ultraflatten, defektarmen Substraten hinweist, die hohe Ausbeuten sicherstellen.^{[1]T.-C. Wei, "N3- und N3E-Umsatzbeitrag, Ergebnisse 4. Quartal 2025," TSMC, tsmc.com} Edge-Inferenz-Einsätze erweitern den Durchmessermix, indem ausgereifte 7-nm- und 5-nm-Linien in Automobil- und Industrieumgebungen einbezogen werden, was das Gesamtsubstratvolumen erhöht. Dieser Treiber stärkt daher sowohl die Nachfrageströme für fortgeschrittene als auch für ausgereifte Knoten im Siliziumwafer-Markt für Logikbauelemente.

Übergang zu 3-nm-Knoten und darunter unter Verwendung von 300-mm-Wafern

Die Kosten für Extrem-Ultraviolett-Lithografie-Anlagen von über 200 Millionen USD pro Einheit machen 300-mm-Wafer-Plattformen erforderlich, was Kapazität und Kapital auf einen Durchmesser konzentriert.^{[2]H. Niroomand, "EUV-Systemkostenstruktur," ASML, asml.com} Gate-all-around-Nanosheet-Transistoren und rückseitige Stromversorgungsnetzwerke erfordern epitaxiale Source-Drain-Bereiche auf Substraten mit einer Gesamtdickenvariation unter 0,15 Mikrometern, was die Planariätsanforderungen weit über den SEMI-M1-Basiswert hinaus verschärft. Samsung, Intel und Foundry-Wettbewerber spezifizieren nun Oberflächenrauheit im Sub-Ångström-Bereich, was Wafer-Hersteller zu Investitionen in chemisch-mechanisches Polieren und Lasermetrologie veranlasst. Mit schrumpfenden Knoten toleriert jeder Belichtungsschritt weniger Partikel, sodass die Kristalldefektdichte bei 300 mm sinken muss, was einen höheren Wert pro Wafer festigt und den Siliziumwafer-Markt für Logikbauelemente stützt.

Steigende Investitionen in Front-End-Fabs im Rahmen staatlicher Anreize

Der CHIPS and Science Act und der EU-Chips-Act haben zusammen weit über 100 Milliarden USD an Zuschüssen und Steuergutschriften bereitgestellt, was typische Fab-Bauzeiten auf unter drei Jahre verkürzt und parallele Investitionen in die lokale Substratproduktion katalysiert.^{[3]US-Handelsministerium, "CHIPS-Act-Auszeichnungen 2025," commerce.gov} Waferlieferanten siedeln sich in der Nähe dieser Projekte an, um die Logistik zu vereinfachen und die Gerätequalifizierung zu beschleunigen, was eine Lieferkette fragmentiert, die einst auf Japan und Taiwan konzentriert war. Diese geografische Diversifizierung erhöht die Resilienz, führt jedoch zu überlappenden Ausbauprojekten, was die Gesamtnachfrage nach Ziehern, Epitaxie- und Polieranlagen erhöht und das Wachstum des Siliziumwafer-Markts für Logikbauelemente verstärkt.

Ausweitung der Produktionsvolumina für 5G- und IoT-Geräte

Fünfte-Generation-Netzwerke erreichten 2025 5,9 Milliarden Abonnements und steuern bis 2028 auf 7,5 Milliarden zu, was den Siliziumgehalt pro Mobiltelefon erhöht und die Anzahl der Basisstations-Chipsätze pro Quadratkilometer vervielfacht.^{[4]Ericsson Mobility Report, ericsson.com} IoT-Knoten überschreiten bis 2027 30 Milliarden Geräte, was das Volumen auf ausgereifte Knoten in Richtung 300 mm verlagert, da 200-mm-Werkzeugausstattungen altern. Automobil-IoT trägt zusätzliche Wafer-Starts durch Mikrocontroller für vernetzte Fahrzeuge und Sensor-Hubs bei, die auf gemischten Signalprozessen gefertigt werden. Insgesamt verbreitern diese Einsätze die Anwendungsbasis und stützen die Umsatzsichtbarkeit im Siliziumwafer-Markt für Logikbauelemente weiter.

Hohe Kapitalausgaben für 300-mm-Wafer-Kapazität

Eine neue 300-mm-Wafer-Anlage erfordert anfängliche Investitionen von 3 bis 5 Milliarden USD, und die Abschreibung der Ausrüstung erstreckt sich über 10–15 Jahre, was das finanzielle Risiko für potenzielle Neueinsteiger erhöht.^{[5]J. Fuchs, "Globale Kapitalanforderungen für 300-mm-Substrate," Siltronic, siltronic.com} Steigende Zinssätze in den Jahren 2024–2025 erhöhten die gewichteten durchschnittlichen Kapitalkosten um bis zu 200 Basispunkte, was Expansionen bei zweitrangigen Lieferanten verzögerte. GlobalWafers' 5-Milliarden-USD-Fab in Texas, 2025 angekündigt und für den Hochlauf 2028 geplant, unterstreicht die langen Amortisationszyklen, die die Angebotselastizität einschränken.^{[6]GlobalWafers, "Überblick über das Texas-Fab-Projekt," globalwafers.com} Hohe Kapitalausgaben verengen das Feld auf fünf dominante Anbieter und dämpfen den Wettbewerbsdruck bei der Preisgestaltung im Siliziumwafer-Markt für Logikbauelemente.

Lieferkettenunterbrechungen bei Polysilizium und Spezialgasen

China lieferte 2025 rund 85 % des weltweiten Polysiliziums, und die Spotpreise bewegten sich innerhalb eines Quartals von 8 auf 12 USD pro Kilogramm, was die Kostenstrukturen der Wafer-Hersteller destabilisierte. Japan eröffnete im Januar 2026 Antidumping-Untersuchungen gegen chinesisches Dichlorsilan und riskiert damit Zölle auf ein wichtiges Epitaxialgas.^{[7]Ministerium für Wirtschaft, Handel und Industrie Japan, "Ankündigung der Dichlorsilan-Untersuchung," meti.go.jp} Umweltbehördliche Maßnahmen legten 2025 Chlorsilan-Kapazitäten still, während der Russland-Ukraine-Konflikt die Verfügbarkeit von Neon und Krypton für Lithografielaser einschränkte. Wafer-Unternehmen sichern sich nun mehrjährige Gasverträge und installieren Vor-Ort-Reinigungsanlagen – Lösungen, die die Betriebskosten um 5–8 % erhöhen und die Margen im Siliziumwafer-Markt für Logikbauelemente belasten.

Segmentanalyse

Nach Waferdurchmesser: Skaleneffekte festigen die Dominanz von 300 mm

Die 300-mm-Klasse hielt 86,87 % der Lieferungen im Jahr 2025 und wächst mit einer CAGR von 6,04 %, was ihren strukturellen Kostenvorteil im Siliziumwafer-Markt für Logikbauelemente unterstreicht. Ein einzelner 300-mm-Wafer liefert bei gleichem Design nahezu 2,4-mal so viele Dies wie ein 200-mm-Substrat, was die Kosten pro Transistor um bis zu 40 % senkt. Alle Kapazitätserweiterungen an der Spitzentechnologie bis 2031 sind für diesen Durchmesser vorgesehen, was die Kapitalausgaben der Lieferanten bündelt und einen positiven Skalenkreislauf verstärkt.

Foundries betreiben weiterhin 200-mm-Linien für Leistungsmanagement-, Analog- und MEMS-Schaltkreise, doch Geräteveralterung und Werkzeugknappheit drängen selbst diese Arbeitslasten auf 300 mm. Wafer unter 150 mm machen nun weniger als 5 % der Logiklieferungen aus und sind damit eine Nische für Altanwendungen. Da Siltronic und SK Siltron die 150-mm-Produktion bis 2027 einstellen, werden langsam voranschreitende Luft- und Raumfahrt- sowie Militärprogramme Neuzulassungskosten tragen müssen, doch die wirtschaftlichen Rahmenbedingungen lassen den Lieferanten kaum Alternativen, was die 300-mm-Führerschaft im Siliziumwafer-Markt für Logikbauelemente festigt.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Kauf des Berichts verfügbar

Nach Wafertyp: SOI gewinnt Marktanteile bei stromsparenden Logikbauelementen

Prime-Polished-Substrate lieferten 82,73 % der Lieferungen im Jahr 2025, doch das Volumen von Silizium-auf-Isolator wächst am schnellsten mit einer CAGR von 6,42 %, angetrieben von mobilen Prozessoren und Hochfrequenz-Front-Ends. Die vergrabene Oxidschicht in SOI reduziert parasitäre Kapazitäten und senkt die Standby-Leistung um rund 25 %, was einen entscheidenden Vorteil bei akkubetriebenen Geräten darstellt. Der Durchbruch beim Dünnfilm-Bonden von CEA-Leti im Dezember 2025 verspricht weitere Leckstromreduzierungen und positioniert SOI für eine tiefere Durchdringung.

Epitaxiale Wafer bedienen Hochspannungs- und Bildsensormärkte und halten einen stabilen Anteil von 12 %, während hochohmige Zonenzieh-Scheiben Hochfrequenz-Schalter- und Sensornischen füllen. Kapazitätsengpässe bei Zonenziehöfen verlängern die Lieferzeiten auf über 12 Monate und schrecken Neueinsteiger ab. Das Segmentwachstum hängt daher von Kapazitätserweiterungen im Spezialbereich ab, doch der zugrunde liegende Mix begünstigt weiterhin Prime Polished und bewahrt den Mehrheitsanteil im Siliziumwafer-Markt für Logikbauelemente.

Nach Endnutzeranwendung: Telekommunikation überholt Unterhaltungselektronik

Die Unterhaltungselektronik beanspruchte 33,92 % des Volumens im Jahr 2025, angetrieben durch Flaggschiff-Smartphones, die auf 3-nm-Anwendungsprozessoren migrieren. Dennoch wächst die Telekommunikationsinfrastruktur schneller mit einer CAGR von 6,51 %, da die 5G-Verdichtung und Open RAN den Logikinhalt pro Mobilfunkstandort vervielfachen. Massive-MIMO-Antennen integrieren Beamforming-ASICs auf fortgeschrittenen Knoten, was die Fläche pro Basisstation um den Faktor drei gegenüber 4G erhöht.

Die Automobil-Logik-Nachfrage beschleunigt sich, da Domänencontroller von 28 nm auf 5 nm wechseln, was sich in TSMCs Automobil-Umsatz von 6,8 Milliarden USD für 2024 zeigt. Industrie- und IoT-Sensoren bevorzugen ausgereifte Knoten, bleiben aber an die 300-mm-Migration der Foundry-Flotten gebunden. Außerhalb dieser Branchen halten Medizin und Verteidigung langfristige Lieferverträge aufrecht, die ältere Durchmesser-Wafer absorbieren, bieten jedoch begrenztes Volumenwachstum für den Siliziumwafer-Markt für Logikbauelemente.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Kauf des Berichts verfügbar

Geografische Analyse

Der asiatisch-pazifische Raum behielt 2025 einen Lieferanteil von 78,68 % und expandiert bis 2031 mit einer CAGR von 6,17 %, da Taiwan, Südkorea und das chinesische Festland die Kapazitäten für fortgeschrittene Knoten ausbauen. TSMC allein verbrauchte monatlich mehr als 1 Million 300-mm-Wafer in 13 Fabs, und zwei weitere Werke in Kaohsiung gehen bis 2028 in Betrieb. Samsungs Hwaseong-Campus nahm Ende 2025 die 2-nm-Produktion auf, während SK Siltron die Ziehkapazitäten in Gumi erhöhte, um inländische Kunden zu bedienen. Chinas Streben nach Selbstversorgung hält die Nachfrage trotz Exportkontrollen aufrecht, unterstützt durch lokale Lieferanten Ferrotec und Shanghai Simgui.

Nordamerika gewinnt wieder an Bedeutung, angetrieben durch 52,7 Milliarden USD an CHIPS-Act-Zuschüssen. Intels Projekte in Arizona und Ohio sowie TSMCs Phoenix-Komplex werden zusammen bis 2027 rund 400.000 Wafer pro Monat abnehmen. GlobalWafers' Texas-Werk, für 2028 geplant, markiert die erste großangelegte inländische Substratproduktion seit zwei Jahrzehnten und verkürzt die logistischen Vorlaufzeiten. Nachhaltigkeitsvorschriften verschärfen die Wassernutzungsmetriken; TSMC Arizona recycelt bereits 65 % des Prozesswassers, ein Maßstab, den Regulierungsbehörden kodifizieren wollen.

Europa machte 2025 weniger als 10 % der Lieferungen aus, beschleunigt sich jedoch, da der EU-Chips-Act mit 43 Milliarden EUR (48,6 Milliarden USD) Intels Doppel-Fab in Magdeburg, TSMCs Dresdner Gemeinschaftsunternehmen mit Bosch sowie die FD-SOI-Expansion von STMicroelectronics und GlobalFoundries in Crolles fördert. Langfristige Take-or-Pay-Wafer-Verträge stützen diese Vorhaben, steigern die regionale Nachfrage und erhöhen die Diversität im Siliziumwafer-Markt für Logikbauelemente. Südamerika sowie der Nahe Osten und Afrika bleiben peripher, obwohl Staatsfonds in Saudi-Arabien 2025 eine Partnerschaft zur Schaffung eines regionalen Knotenpunkts in Betracht zogen – ein Schritt, den Substratlieferanten bei der Bewertung langfristiger Diversifizierung genau beobachten.