Marktgröße und Marktanteil des chinesischen Halbleiter-Siliziumwafer-Marktes – Wachstumstrends und Prognose (2026–2031)

Trends und Erkenntnisse des chinesischen Halbleiter-Siliziumwafer-Marktes

Anstieg des 300-mm-Kapazitätsausbaus durch inländische Akteure

Semiconductor Manufacturing International Corporation bestätigte Ende 2025 Pläne, bis Ende 2026 monatlich 40.000 Zwölf-Zoll-Wafer-Starts in den Gießereien in Shanghai, Peking und Shenzhen hinzuzufügen – ein Schritt, der von Hua Hong Semiconductors zusätzlichem 20.000-wspm-Programm für Power-Management-ICs gespiegelt wird.^{[1]Nikkei Staff, „Chinas SMIC soll 2026 monatlich 40.000 Wafer-Starts hinzufügen”, Nikkei Asia, asia.nikkei.com} Provinzielle Anreize in Form von Grundstücken, Steuern und zinsgünstigen Darlehen reduzieren das Vorabrisiko und ermöglichen es Lieferanten, mehrjährige Abnahmeverträge zu unterzeichnen, bevor die Kapazität in Betrieb geht. Shanghai Silicon Industry Group reagierte darauf, indem sie ihr Lingang-Werk auf 2 Millionen Zwölf-Zoll-Wafer pro Monat für die Lieferung 2026 skalierte. Skaleneffekte unterhalb von 50 USD pro Prime-Wafer werden zum Wendepunkt und lösen eine Konsolidierungswelle unter kleineren Start-ups aus, die keine Kostenparität mit diesen Marktführern erreichen können.

Staatliches Mandat für „50 % inländische Werkzeuge” beschleunigt die lokale Wafernachfrage

Mit Wirkung vom Januar 2026 knüpft das Ministerium für Industrie und Informationstechnologie Subventionen an eine Mindestquote von 50 % lokaler Werkzeugnutzung, wobei der Schwellenwert bis 2028 auf 70 % und bis 2030 auf vollständige Lokalisierung angehoben wird. Gießereien, die diesen Anforderungen nicht entsprechen, müssen mit Subventionsrückforderungen rechnen, weshalb die meisten ihre Lieferantenlisten auf rein chinesische Werkzeug-Wafer-Kombinationen umstellen. Naura Technology dokumentierte, dass über 60 % der auf 28-nm-Linien installierten Abscheidewerkzeuge mit Shanghai-Silicon-Substraten kombiniert wurden, wodurch die Zyklen zur Ausbeute-Hochlaufzeit um fast ein Viertel verkürzt wurden.^{[2]Naura Technology, „Jahresbericht 2025”, naura.com} Der gemeinsame Austausch von Prozessrezepten innerhalb dieser geschlossenen Kreisläufe beschleunigt den Fortschritt bei der Defektkontrolle und flacht die Lernkurve für neue Gießereien ab.

Boom bei SiC-Leistungsbauelementen für Automobile treibt den Bedarf an 200-mm- und 8-Zoll-SiC-Wafern

Die Verkäufe von Elektrofahrzeugen stiegen 2024 auf 10,8 Millionen Einheiten, und der Anteil der mit Siliziumkarbid-Leistungsmodulen ausgestatteten Fahrzeuge wird bis 2027 auf etwa 30 % steigen. BYD Semiconductors Gießerei in Changsha verarbeitet bereits 10.000 Acht-Zoll-SiC-Wafer pro Monat und strebt eine 2-fache Erweiterung für Ende 2026 an. NIO und XPeng haben mehrjährige Liefervereinbarungen gesichert, um 200-mm-Substrate für ihre 800-Volt-Wechselrichtermodule zu sichern. Obwohl die nutzbaren Ausbeuten pro Wafer hinter den Silizium-Normen zurückbleiben, überwiegt der Leistungsvorteil bei Ladegeschwindigkeit und Effizienz den Kostenaufschlag und sorgt für eine stetige Nachfrage nach SiC-Substraten, selbst während einer breiteren Wafererosion.

Aufstieg der fortschrittlichen Verpackung (Chiplet / X-DFOI) steigert die Nachfrage nach ultraflachen Prime-Wafern

Huaweis KI-Beschleuniger Ascend 910C verwendet ein 2,5-D-Chiplet-Design, das über einen Silizium-Interposer mit Hochbandbreiten-Speicherstapeln verbunden ist, wobei die Gesamtdickenvariation innerhalb von 0,3 µm gehalten wird.^{[3]Huawei Technologies, „Architekturdetails des Ascend 910C”, huawei.com} Jiangsu Changjiang Electronics Technology verzeichnete 2025 ein Umsatzwachstum von 35 % im Bereich fortschrittliche Verpackung und führte dies auf Fan-out-Wafer-Level- und TSV-Linien zurück, die ultraflache Substrate erfordern. Shanghai Silicon investierte 120 Millionen USD in eine Ebara-CMP-Linie mit einem Ziel-TV von 0,2 µm, um diese Programme zu bedienen. Die Beherrschung der planaren Flachheitsspezifikationen wird es inländischen Lieferanten ermöglichen, ihre Preissetzungsmacht zu erhalten, selbst wenn die durchschnittlichen Verkaufspreise für Commodity-Prime-Wafer sinken.

Anhaltende Defektdichtelücke gegenüber japanischen Lieferanten bei Logik-Wafern oberhalb von 28 nm

Die durchschnittliche Defektdichte von 0,12 Defekten cm⁻² auf inländischen 300-mm-Prime-Wafern liegt 50 % über dem Referenzwert von Shin-Etsu Chemical von 0,08 Defekten cm⁻², was zu einer um etwa 8–10 % niedrigeren Ausbeute bei fortschrittlichen Mobilprozessoren führt. Spurenmetallkontaminationen über 0,1 ppb in lokal bezogenem Polysilizium sind ein wesentlicher Faktor. Gießereien kompensieren dies durch längere Glühbehandlungen und strengere Eingangskontrollen, was Kosten von 15–20 USD pro Wafer verursacht. Hochvolumige fablose Kunden schreiben daher japanische Substrate für Spitzentechnologie-Lose vor, was die Marktdecke für inländische Lieferanten trotz Kapazitätswachstum begrenzt.

Von den USA angeführte Exportkontrollen schränken den Zugang zu kritischen CZ-Kristall- und CMP-Werkzeugen ein

Die Regelung des Bureau of Industry and Security vom Dezember 2024 setzte Kristallzieher mit einer Widerstandsgleichmäßigkeit unter 5 % und CMP-Ausrüstung für unterhalb von 28 nm auf die schwarze Liste und zwang chinesische Hersteller, auf Maschinen aus den Jahren 2015–2018 zurückzugreifen. TCL Zhonghuan's versuchtes Reverse Engineering einer Applied Materials Reflexion-Plattform scheiterte an Software-Lizenzbarrieren und verzögerte seine nächste Generation der Waferlinie um 18 Monate. Anhaltende Ausrüstungslücken halten inländische Lieferanten ein bis zwei Generationen zurück und perpetuieren die Abhängigkeit von Importen für kritische Substrate.

Segmentanalyse

Nach Waferdurchmesser: Dominanz der 300-mm-Substrate stützt die Volumenexpansion

Die 300-mm-Kategorie machte 2025 71,75 % des Gesamtvolumens aus, erfasste den größten Anteil am chinesischen Halbleiter-Siliziumwafer-Markt und hält eine CAGR von 7,16 % bis 2031 aufrecht. Kapazitätserweiterungen von allein 40.000 Zwölf-Zoll-Wafern pro Monat bei Semiconductor Manufacturing International Corporation unterstreichen eine unumkehrbare Verlagerung hin zu Großdurchmesser-Ökonomie, bei der jedes 300-mm-Substrat für gängige Logiklayouts etwa 2,5-mal so viele Chips liefert wie ein 200-mm-Äquivalent. Einsparungen bei den Kosten pro Chip fließen direkt in wettbewerbsfähige Chippreise ein – ein Überlebensimperativ, da sich die Erneuerungszyklen für Smartphones und PCs verlängern.

Das 200-mm-Segment bleibt für Analog- und Siliziumkarbid-Bauelemente unverzichtbar; globale Engpässe bei 200-mm-Prozesswerkzeugen haben die Vorlaufzeiten auf 24 Wochen erhöht und binden Automobilkunden an mehrjährige Wafervereinbarungen. Wafer mit weniger als 150 mm bedienen veraltete Antriebsstrang- und Industriesteuerungen, stehen aber vor dem Auslaufen, da eine Umqualifizierung auf größere Durchmesser unvermeidlich wird. Dennoch weist der chinesische Halbleiter-Siliziumwafer-Markt weiterhin Nischenbudgets für Sechs-Zoll- und Acht-Zoll-Linien zu, die SiC-Leistungsmodule unterstützen, und schützt diese Nische vor dem Preisverfall, der Massen-300-mm-Prime-Wafer betrifft.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Kauf des Berichts verfügbar

Nach Halbleiterbauelementtyp: Logik-Wafer bleiben der zentrale Wachstumsmotor

Logik-Wafer hielten 2025 33,37 % des Volumens und spiegeln die Dominanz bei KI-Beschleunigern, Edge-Prozessoren und gängigen SoCs wider. Die CAGR des Segments von 6,82 % bis 2031 übertrifft Speicher und Analog, begünstigt durch inländische KI-Cloud-Ausbauten, die jeweils Tausende von Hochleistungsprozessoren pro Rack verbrauchen. Die dem chinesischen Halbleiter-Siliziumwafer-Markt zugewiesene Größe für Logikanwendungen weitet sich daher aus, auch wenn einige Spitzentechnologie-Chips weiterhin japanische Substrate für Ausbeute-Sicherheit importieren.

Speicher-Wafer liegen zurück, da die inländische DRAM- und NAND-Kapazität noch gering ist, während diskrete Leistungsbauelemente, hauptsächlich SiC-MOSFETs, ausgehend von einer niedrigen Basis ein hohes einstelliges Wachstum verzeichnen. Das Analogwachstum kommt von Batteriemanagementsystemen und Automobilsensorik, aber Logik bleibt der strategische Fokus, da Peking auf Rechenautonomie drängt. Die diversifizierte Nachfrage schützt auch den Logik-Wafer-Absatz vor zyklischen Schwankungen in einem einzelnen Endmarkt und stärkt seinen Ankerstatus im Gesamtverbrauch.

Nach Wafertyp: Prime-Polished-Substrate behalten ihren Skalenvorteil

Prime-Polished-Wafer trugen 2025 73,75 % der Gesamtlieferungen bei und unterstreichen ihre Rolle als gängiges Arbeitspferd für CMOS. Epitaxiale Varianten, die für Leistungsbauelemente unverzichtbar sind, expandieren stetig im Gleichschritt mit der Fahrzeugelektrifizierung, erreichen aber nicht das absolute Volumen von Prime. Silizium-auf-Isolator-Volumina sind zwar bescheiden, wachsen aber mit einer CAGR von 6,93 %, angetrieben von HF-Frontend-Modulen in 5G-Smartphones und stromsparenden IoT-Prozessoren.

Spezialsilizium, einschließlich hochohmiger und leistungsklassifizierter Substrate, bedient HF-Schalter- und IGBT-Nischen, die die nationale Politik zunehmend für die Selbstversorgung bevorzugt. Da chinesische Epitaxialwerkzeug-Anbieter die Gleichmäßigkeit und Schichtdicke verfeinern, bevorzugen inländische Gießereien die Bündelung der Waferbeschaffung mit lokalen Werkzeugsätzen, um das 50-%-Mandat zu erfüllen, was heimischen Lieferanten einen eingebetteten Vertriebsvorteil in allen Wafertyp-Segmenten des chinesischen Halbleiter-Siliziumwafer-Marktes verschafft.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Kauf des Berichts verfügbar

Nach Endverbraucher: Unterhaltungselektronik führt, Automobil bietet das schnellste Aufwärtspotenzial

Im Jahr 2025 entfielen 40,83 % der Gesamtlieferungen auf die Unterhaltungselektronik, was Chinas Dominanz als weltweit führendes Zentrum für die Smartphone- und PC-Fertigung unterstreicht. Diese Dominanz wird durch die robuste Lieferketteninfrastruktur des Landes und seine Fähigkeit zur effizienten Skalierung der Produktion angetrieben. Regelmäßige Modellaktualisierungen von Marken wie Xiaomi, Oppo und Vivo sorgen für gleichmäßige Wafer-Durchlaufraten und gewährleisten konsistente Produktionsniveaus. Zusätzlich gibt es einen Schub durch die Servernachfrage im Zusammenhang mit KI-Trainingsclustern, die für die Unterstützung von Fortschritten in der künstlichen Intelligenz zunehmend wichtig werden.

Die automobilbezogene Nachfrage, die 2025 nur 10 % ausmachte, wird voraussichtlich mit einer CAGR von 7,01 % wachsen, da der Halbleitergehalt pro Elektrofahrzeug bis 2027 auf 1.000 USD zusteuert. Jeder Traktionswechselrichter, jedes Bordladegerät und jedes ADAS-Modul zieht inkrementelle Logik-, Analog- und diskrete Chips nach sich und verstärkt den Waferbedarf. Industrie und Telekommunikation bleiben im mittleren Zehnerbereich stabil, aber die Fahrzeugelektrifizierung ist der herausragende Beschleuniger für den chinesischen Halbleiter-Siliziumwafer-Markt.

Geografische Analyse

Das Jangtse-Flussdelta, das die Provinzen Shanghai, Jiangsu und Zhejiang umfasst, hielt 2025 etwa 60 % des Marktanteils am chinesischen Halbleiter-Siliziumwafer-Markt und bleibt die Ankerregion für neue Zwölf-Zoll-Investitionen. Hochkapazitätsstandorte in Lingang, Kunshan und Wuxi profitieren von konzentriertem Fachpersonal, zuverlässigen Reinstwassernetzwerken und Expressabfertigungen im Zoll, die die Importzyklen für Spezialgase verkürzen. Provinzielle Anreize ermöglichen es Gießereien, Grundstücke und Energie zu vergünstigten Tarifen zu nutzen, was den Kostenvorteil der Region stärkt, auch wenn der landesweite Lohndruck steigt. Robuste Logistikverbindungen zu Handset- und Server-Montagewerken in Suzhou und Shenzhen sichern die Wafernachfrage weiter und stellen sicher, dass der Cluster vorrangigen Zugang zu inkrementeller Substratverfügbarkeit behält.

Etwa 20 % der Kapazität entfallen auf den Korridor Peking-Tianjin, wo der politische Fokus auf strategischer Autonomie für Rechen- und Verteidigungselektronik liegt. Lokale Regierungen bündeln Steuerbefreiungen mit beschleunigten Umweltgenehmigungen, sodass neue Gießereien innerhalb von 6 Monaten nach der Ankündigung mit dem Bau beginnen können. Die enge räumliche Nähe zwischen Abscheidewerkzeug-Anbietern und Waferherstellern beschleunigt die gemeinsame Rezeptabstimmung, verkürzt die Hochlaufpläne um Wochen und verringert die Defektdichtedrift für 28-nm-Logiklinien. Die starke Universitätspipeline des Korridors versorgt sowohl Ausrüstungs- als auch Waferwerke mit Prozessingenieurtalenten und stimmt die Personalentwicklung mit den Wachstumszielen der gesamten Branche ab.

Aufstrebende Zentren in Guangdong, Sichuan, Hunan und Anhui machen zusammen die verbleibenden 20 % der installierten Kapazität aus, generieren aber einen überproportionalen Anteil an Spezialwafer-Innovationen. Changshas Acht-Zoll-SiC-Linien bedienen das schnell wachsende Elektrofahrzeug-Ökosystem, während Gießereien in Chengdu und Chongqing sich auf Leistungsdiskrete und hochohmige Substrate konzentrieren. Obwohl jeder Standort kleiner ist als seine Pendants an der Küste, ermöglichen aggressive provinzielle Subventionen für Werkzeuge und Reinraumausbauten eine schnelle Skalierung; zusammen werden sie bis 2031 voraussichtlich mehr als 800.000 Zwölf-Zoll-Wafer-Äquivalente hinzufügen und den chinesischen Halbleiter-Siliziumwafer-Markt über den historischen Küstenfußabdruck hinaus erweitern. Die geografische Diversifizierung verteilt auch das Versorgungsrisiko und schützt die nationale Produktion vor lokalen Strom- oder Wasserunterbrechungen.