Tamanho e Participação do Mercado de Polimento de Wafer de SiC - Análise de Tendências de Crescimento e Previsão (2027 - 2032)

Tendências e Insights de Mercado

Implantação de Inversores de VE e Carregadores de Bordo

O mercado de polimento de wafer de SiC se beneficia à medida que os Transistores de Efeito de Campo Metal-Óxido-Semicondutor (MOSFETs) de SiC se tornam uma escolha de projeto preferida para inversores de tração de VE que utilizam sistemas de bateria de 800 volts. Seu uso também está se expandindo para carregadores de bordo, onde a comutação mais rápida pode suportar estágios de carregamento compactos com potência nominal de 7 kW a 22 kW. A ROHM introduziu módulos SiC HSDIP20 compactos para correção do fator de potência de carregadores de bordo em abril de 2025, reportando mais de 3 vezes a densidade de potência em comparação com designs discretos com resfriamento superior. A BYD divulgou uma plataforma de carregamento de pico de 1.000 kW em março de 2025 que utiliza chips de potência SiC de alta tensão. A geometria mais restrita dos dispositivos deixa menos tolerância para danos subsuperficiais, aumentando a necessidade de etapas de CMP mais longas e quimicamente ativas. A Onsemi reportou demanda resiliente por SiC de clientes de VE chineses e europeus em maio de 2025, apesar da incerteza sobre as tarifas dos EUA.

Demanda por Conversão de Energia Renovável

O mercado de polimento de wafer de SiC também se beneficia de sistemas de energia renovável que requerem conversão de energia eficiente. Grandes inversores solares estão adotando dispositivos SiC porque podem atingir eficiência de sistema acima de 99%, em comparação com 98% a 98,5% para designs de Transistor Bipolar de Porta Isolada (IGBT) de silício. Conversores de potência total para energia eólica também se beneficiam de menor estresse térmico, particularmente em instalações offshore onde os custos de manutenção são elevados. Uma revisão de 2025 identificou semicondutores de bandgap largo como importantes para integrar grandes parcelas de energia renovável nos sistemas elétricos e reduzir as perdas de conversão. Equipamentos de rede frequentemente operam continuamente em alta tensão, portanto os fabricantes exigem densidades de defeitos muito baixas e polimento final de alta pureza. Esse requisito sustenta a demanda por etapas de acabamento com sílica coloidal e consumíveis de CMP qualificados.

Transição de Wafers de SiC de 6 Polegadas para 8 Polegadas

A transição de wafers de SiC de 150 mm para 200 mm sustenta o mercado de polimento de wafer de SiC, pois requer novas linhas de polimento e consumíveis projetados para substratos maiores. Um wafer de 200 mm oferece 78% mais área de die do que um wafer de 150 mm, reduzindo assim os custos dos dispositivos e ampliando o uso do SiC além das plataformas de VE premium. A Wolfspeed gerou mais receita com substratos de 200 mm do que com substratos de 150 mm, enquanto a Infineon e a Bosch entraram em produção em 2025. A Onsemi está desenvolvendo uma instalação de SiC de 1,64 bilhões de EUR na República Tcheca, apoiada por uma subvenção de 450 milhões de EUR no âmbito da Lei Europeia de Chips, com operações comerciais previstas para 2027. Wafers maiores requerem uma variação de espessura total inferior a 0,3 μm e uma rugosidade de superfície inferior a 0,1 nm Ra para produção pronta para epitaxia. O Japão também direcionou apoio à capacidade de wafer de SiC por meio de seu programa de infraestrutura de semicondutores.

Consumíveis Avançados de Polimento Químico-Mecânico (CMP) e Requisitos de Qualidade de Superfície

O mercado de polimento de wafer de SiC está migrando para sistemas de slurry e pad que aumentam as taxas de remoção de material enquanto limitam os defeitos de superfície. Esses objetivos podem conflitar porque o CMP de SiC depende do equilíbrio entre oxidação química e abrasão mecânica. Um estudo de 2025 constatou que a face C do 4H-SiC pode ser polida 3,5 vezes mais rápido do que a face Si nas mesmas condições de slurry, ressaltando a importância do controle adaptativo de processo. A Entegris desenvolveu um slurry de CMP de SiC reciclável que pode retornar até 80% do slurry usado à produção, reduzindo os resíduos perigosos em mais de 75%. A Vibrantz introduziu seu slurry de SiC SRS2550 sem abrasivos em outubro de 2025 e reportou um acabamento de superfície de 0,7-0,8 Å e até 99% de área de wafer utilizável. A China também possui projetos de normas ativos para wafers de SiC monocristalino polido de 200 mm e testes de tensão residual.

Dureza Extrema, Fragilidade e Defeituosidade

O mercado de polimento de wafer de SiC enfrenta restrições de processo devido à dureza Mohs de 9 e à fragilidade do SiC. Mesmo slurries de CMP otimizados atingem taxas de remoção de material de apenas 4-7 µm/hora na face Si. Defeitos de superfície podem se tornar deslocamentos na camada epitaxial, reduzindo a tensão de ruptura e a confiabilidade de comutação nos dispositivos acabados. Esse problema é mais pronunciado para wafers de 200 mm, que apresentam maior risco de rolamento de borda e variação de espessura do que wafers de 150 mm. Um estudo de 2025 constatou que abordagens de corrosão química ultrassônica ainda requerem calibração cuidadosa para evitar a criação de novos danos subsuperficiais. Essas restrições de rendimento limitam a taxa na qual a nova capacidade de polimento se converte em fornecimento de wafer utilizável.

Longos Tempos de Ciclo e Baixas Taxas de Remoção de Material

O mercado de polimento de wafer de SiC é restringido por ciclos de preparação significativamente mais longos do que os processos de silício comparáveis. Retificação grossa, retificação fina, polimento mecânico e CMP podem cada um requerer várias horas por lote. Ciclos mais longos aumentam os requisitos de capital e elevam o risco de quebra durante o processamento de grandes diâmetros. A Engis reportou que seu sistema HYPREZ Grind-to-CMP reduziu o tempo de planarização por CMP em 66% para wafers de 150 mm a 165 mm^[1]. No entanto, as fábricas ainda precisam requalificar o processo completo antes da adoção. Essas limitações de rendimento podem reduzir a vantagem de custo esperada dos wafers de 200 mm em aplicações mais sensíveis ao custo do dispositivo.

*Nossas previsões tratam os impactos dos impulsionadores e restrições como direcionais, e não aditivos. As previsões de impacto refletem o crescimento de base, os efeitos de composição e as interações entre variáveis.

Análise de Segmentos

Os pads de polimento detinham 60,21% da participação do mercado de polimento de wafer de SiC em 2026 e têm previsão de crescimento a um CAGR de 38,93% até 2032. Isso reflete contagens mais elevadas de etapas de CMP e aumento do consumo de pads à medida que os requisitos de geometria de wafer se tornam mais rigorosos. Os pads desempenham um papel central no CMP porque sua estrutura de poros, padrão de ranhuras e dureza influenciam a condição da superfície juntamente com a química do slurry. O mercado de polimento de wafer de SiC favorece fornecedores de pads que possam oferecer desempenho estável em uma variedade de tamanhos de wafer. A Fujibo Holdings detinha uma participação global estimada de 80% em pads macios de CMP, uma categoria utilizada no polimento final de SiC.

A Fujibo anunciou um investimento de 8,7 bilhões de JPY (~0,05 bilhões de USD) em sua fábrica Mibu-gawa em novembro de 2025 para aumentar a produção de pads macios de CMP em 60% até o final do ano fiscal de 2028. A empresa também está construindo um centro de pesquisa de 6,5 bilhões de JPY em Taiwan, com meta operacional no primeiro semestre do ano fiscal de 2027, para trabalhar com fábricas asiáticas em combinações de pad e slurry. Os pós abrasivos continuam importantes para retificação e lapeamento iniciais, onde wafers maiores requerem remoção substancial de material. Slurries de diamante são usados para polimento mecânico intermediário, enquanto suspensões de sílica coloidal são usadas para acabamento final. A sílica coloidal está ganhando relevância à medida que os requisitos de rugosidade de superfície se movem abaixo de 0,1 nm Ra.

O polimento químico-mecânico detinha 55,17% da receita em 2026 e tem previsão de crescimento a um CAGR de 40,17% até 2032. O CMP combina oxidação química com remoção abrasiva e é a rota estabelecida para rugosidade sub-nanométrica sem criar novos danos subsuperficiais. Essa capacidade é importante tanto para as faces Si quanto C dos substratos de SiC. O tamanho do mercado de polimento de wafer de SiC para CMP se beneficia dos requisitos de superfícies prontas para epitaxia em dispositivos automotivos, industriais e de energia. O Instituto Internacional de Equipamentos e Materiais para Semicondutores (SEMI) identificou lacunas na metrologia de CMP em tempo real em seu relatório auxiliar de agosto de 2025.

O polimento mecânico continua importante para remover danos de superfície provenientes de corte e retificação. A Pureon AG introduziu processos que combinam pads compostos IRINO-PROSiC e suspensões de diamante para atingir uma variação de espessura total abaixo de 1 µm em wafers de SiC de 150 mm sem condicionamento intermediário de pad. O eletropolimento e o polimento assistido por plasma continuam sendo métodos menores usados principalmente para aplicações de pesquisa ou politipos específicos. Trabalhos recentes sobre pads curados por UV e abrasivos compostos catalíticos refletem o interesse contínuo em abordagens de acabamento sem tensão. O polimento químico também está avançando à medida que as fábricas testam métodos de polimento final sem abrasivos destinados a reduzir defeitos de arranhões.

A eletrônica de potência representou 70,34% da receita em 2026 e tem projeção de crescimento a um CAGR de 42,61% até 2032. Inversores de VE, carregadores de bordo, acionamentos de motores industriais e conversores de energia renovável estão migrando do silício para dispositivos SiC. Os requisitos de qualificação automotiva são particularmente exigentes porque os fabricantes de wafer devem atender a padrões específicos de superfície e defeitos. Isso confere aos fornecedores de consumíveis qualificados uma posição mais duradoura na cadeia de suprimentos. O mercado de polimento de wafer de SiC também está se beneficiando da demanda por fontes de alimentação ininterrupta para data centers que utilizam dispositivos de potência SiC de alta eficiência.

As aplicações de LED mantêm um papel relevante, mas em declínio, porque o nitreto de gálio (GaN) sobre silício está reduzindo o uso de substratos de SiC na produção de LED. Essa mudança eleva o requisito médio de qualidade de superfície, pois os substratos para dispositivos de potência precisam de especificações de acabamento mais rigorosas. Sensores, detectores e dispositivos de RF continuam sendo aplicações menores com necessidades de material distintas. Os dispositivos de RF utilizam substratos de SiC semi-isolantes e podem requerer químicas de CMP diferentes das usadas para substratos condutores de dispositivos de potência.

Análise Geográfica

Ásia-Pacífico

A Ásia-Pacífico detinha 40,38% da participação do mercado de polimento de wafer de SiC em 2026 e tem previsão de crescimento a um CAGR de 40,04% até 2032. A China sustenta a demanda regional por meio de investimentos em fabricação de SiC, implantação em larga escala de VE e expansão de energia renovável. A instalação de wafer de SiC da YOFC em Wuhan iniciou a produção em 2025 com capacidade anual de 360.000 wafers, suficiente para fornecer chips para 1,44 milhão de veículos de nova energia^[2]. O aviso de política tributária da China de 2025 inclui pads de polimento e slurries entre os materiais elegíveis para tratamento preferencial. O Japão contribui por meio da Fujibo, Fujimi e JSR, enquanto a Coreia do Sul e Taiwan estão trabalhando para qualificar processos de SiC de 200 mm e fortalecer oportunidades de codesenvolvimento para fornecedores de materiais.

América do Norte

A América do Norte é um mercado importante para o polimento de wafer de SiC, abrangendo fornecedores de wafer, fabricantes de dispositivos e desenvolvedores de consumíveis. A transição da Wolfspeed para receita de substratos de 200 mm sustenta a demanda recorrente por produtos de CMP qualificados, enquanto a Entegris fornece pads de CMP Epic Power e sistemas de reciclagem de slurry para fábricas de alta capacidade. Os incentivos para chips dos EUA apoiam nova capacidade de wafer que requer ferramentas de polimento de maior formato e consumíveis, enquanto a Engis oferece soluções Grind-to-CMP para wafers de 150 mm e 200 mm. Os fatores de conformidade incluem os requisitos da OSHA e as regras de emissões de ar para semicondutores da EPA para manuseio de slurry e tratamento de resíduos. A EPA e a OSHA renovaram a cooperação em segurança química em janeiro de 2025, reforçando os padrões de gestão química em todos os locais de fabricação.

Europa, Sudeste Asiático e Regiões Emergentes

A Europa está expandindo seu papel na produção de dispositivos de potência SiC por meio da instalação integrada planejada da Onsemi na República Tcheca. Espera-se que a instalação inicie as operações comerciais em 2027 e cobrirá etapas desde o crescimento de cristais até os dispositivos acabados. A Infineon está fazendo a transição de seu site em Kulim, Malásia, da produção de wafers de 150 mm para 200 mm, criando demanda no Sudeste Asiático. A Lei de Matérias-Primas Críticas da União Europeia apoia as cadeias de suprimentos a montante, enquanto o Brasil, a Arábia Saudita e a Índia estão aumentando seu foco em eletrônica de potência SiC por meio de iniciativas em energia renovável e semicondutores.