SiC Wafer Polishing Marktgröße & Marktanteilsanalyse – Wachstumstrends und Prognose (2027–2032)

Markttrends und Einblicke

Einsatz von EV-Wechselrichtern und Bordladegeräten

Der SiC Wafer Polishing Markt profitiert davon, dass SiC-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) zur bevorzugten Designwahl für EV-Traktionswechselrichter mit 800-Volt-Batteriesystemen werden. Ihr Einsatz erstreckt sich auch auf Bordladegeräte, wo schnelleres Schalten kompakte Ladestufen mit einer Nennleistung von 7 kW bis 22 kW unterstützen kann. ROHM stellte im April 2025 kompakte HSDIP20-SiC-Module für die Leistungsfaktorkorrektur von Bordladegeräten vor und berichtete von einer mehr als 3-fachen Leistungsdichte im Vergleich zu Top-gekühlten diskreten Designs. BYD stellte im März 2025 eine Hochleistungs-Ladeplattform mit 1.000 kW Spitzenleistung vor, die Hochspannungs-SiC-Leistungschips verwendet. Engere Bauelementegeometrien lassen weniger Toleranz für Schäden im Untergrund, was den Bedarf an längeren, chemisch aktiveren CMP-Schritten erhöht. Onsemi berichtete im Mai 2025 von einer robusten Nachfrage nach SiC von chinesischen und europäischen EV-Kunden, trotz Unsicherheiten über US-Zölle.

Nachfrage nach Leistungsumwandlung aus erneuerbaren Energien

Der SiC Wafer Polishing Markt profitiert auch von Systemen für erneuerbare Energien, die eine effiziente Leistungsumwandlung erfordern. Große Solarwechselrichter setzen SiC-Bauelemente ein, da sie einen Systemwirkungsgrad von über 99 % erzielen können, verglichen mit 98 % bis 98,5 % bei Silizium-Bipolartransistoren mit isoliertem Gate (IGBT). Vollleistungs-Windkonverter profitieren ebenfalls von geringerer thermischer Belastung, insbesondere bei Offshore-Installationen, wo die Wartungskosten hoch sind. Eine Überprüfung aus dem Jahr 2025 identifizierte Breitbandlücken-Halbleiter als wichtig für die Integration großer Anteile erneuerbarer Energien in Stromsysteme und zur Reduzierung von Umwandlungsverlusten. Netzausrüstungen arbeiten häufig kontinuierlich bei hoher Spannung, sodass Hersteller sehr geringe Defektdichten und hochreines Endpolieren benötigen. Diese Anforderung unterstützt die Nachfrage nach kolloidalen Siliziumdioxid-Endpolierschritten und qualifizierten CMP-Verbrauchsmaterialien.

Übergang von 6-Zoll- auf 8-Zoll-SiC-Wafer

Der Übergang von 150-mm- auf 200-mm-SiC-Wafer unterstützt den SiC Wafer Polishing Markt, da er neue Polierlinien und Verbrauchsmaterialien erfordert, die für größere Substrate ausgelegt sind. Ein 200-mm-Wafer bietet 78 % mehr Chipfläche als ein 150-mm-Wafer, wodurch die Bauelementekosten gesenkt und der Einsatz von SiC über Premium-EV-Plattformen hinaus ausgeweitet wird. Wolfspeed erzielte mehr Umsatz mit 200-mm-Substraten als mit 150-mm-Substraten, während Infineon und Bosch 2025 in die Produktion einstiegen. Onsemi entwickelt eine SiC-Anlage im Wert von 1,64 Milliarden EUR in der Tschechischen Republik, unterstützt durch einen Zuschuss von 450 Millionen EUR im Rahmen des Europäischen Chips-Gesetzes, mit geplantem Produktionsbeginn im Jahr 2027. Größere Wafer erfordern eine Gesamtdickenvariation von weniger als 0,3 µm und eine Oberflächenrauheit von weniger als 0,1 nm Ra für epitaxiebereite Produktion. Japan hat ebenfalls Unterstützung für SiC-Wafer-Kapazitäten durch sein Halbleiterinfrastrukturprogramm bereitgestellt.

Fortschrittliche chemisch-mechanische Polierung (CMP) – Verbrauchsmaterialien und Anforderungen an die Oberflächenqualität

Der SiC Wafer Polishing Markt entwickelt sich hin zu Schlämm- und Pad-Systemen, die die Materialabtragungsraten erhöhen und gleichzeitig Oberflächendefekte begrenzen. Diese Ziele können in Konflikt geraten, da SiC-CMP vom Gleichgewicht zwischen chemischer Oxidation und mechanischem Abtrag abhängt. Eine Studie aus dem Jahr 2025 ergab, dass die C-Fläche von 4H-SiC unter denselben Schlämmbedingungen 3,5-mal schneller poliert werden kann als die Si-Fläche, was die Bedeutung einer adaptiven Prozesssteuerung unterstreicht. Entegris entwickelte einen recycelbaren SiC-CMP-Schlamm, der bis zu 80 % des verwendeten Schlamms in die Produktion zurückführen kann und gleichzeitig den Gefahrstoffabfall um mehr als 75 % reduziert. Vibrantz stellte im Oktober 2025 seinen schleifmittelfreien SRS2550-SiC-Schlamm vor und berichtete von einer Oberflächengüte von 0,7–0,8 Å sowie einer nutzbaren Waferfläche von bis zu 99 %. China verfügt auch über aktive Normungsprojekte für 200-mm-polierte monokristalline SiC-Wafer und Restspannungsprüfungen.

Extreme Härte, Sprödigkeit und Defektivität

Der SiC Wafer Polishing Markt steht aufgrund der Mohs-Härte von 9 und der Sprödigkeit von SiC vor Prozesseinschränkungen. Selbst optimierte CMP-Schlämme erzielen auf der Si-Fläche nur Materialabtragungsraten von 4–7 µm/Stunde. Oberflächendefekte können zu Versetzungen in der Epitaxieschicht werden, was die Durchbruchspannung und die Schaltzuverlässigkeit in fertigen Bauelementen verringert. Dieses Problem ist bei 200-mm-Wafern ausgeprägter, die ein höheres Risiko von Kantenabrollungen und Dickenvariationen aufweisen als 150-mm-Wafer. Eine Studie aus dem Jahr 2025 ergab, dass Ultraschall-Chemiekorrosionsansätze nach wie vor eine sorgfältige Kalibrierung erfordern, um neue Unterschichtschäden zu vermeiden. Diese Ausbeute-Einschränkungen begrenzen die Rate, mit der neue Polierkapazitäten in nutzbare Waferversorgung umgewandelt werden.

Lange Zykluszeiten und geringe Materialabtragungsraten

Der SiC Wafer Polishing Markt wird durch Vorbereitungszyklen eingeschränkt, die deutlich länger sind als vergleichbare Siliziumverfahren. Grobschleifen, Feinschleifen, mechanisches Polieren und CMP können jeweils mehrere Stunden pro Charge erfordern. Längere Zyklen erhöhen den Kapitalbedarf und das Bruchrisiko bei der Verarbeitung großer Durchmesser. Engis berichtete, dass sein HYPREZ Grind-to-CMP-System die CMP-Planarisierungszeit für 150-mm- bis 165-mm-Wafer um 66 % reduziert hat^[1]. Halbleiterfabriken müssen jedoch den gesamten Prozess vor der Einführung neu qualifizieren. Diese Durchsatzbeschränkungen können den erwarteten Kostenvorteil von 200-mm-Wafern in Anwendungen verringern, die empfindlicher auf Bauelementekosten reagieren.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschränkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Polierpads hielten im Jahr 2026 einen Marktanteil von 60,21 % am SiC Wafer Polishing Markt und werden voraussichtlich bis 2032 mit einer CAGR von 38,93 % wachsen. Dies spiegelt eine höhere Anzahl von CMP-Schritten und einen steigenden Pad-Verbrauch wider, da die Anforderungen an die Wafergeometrie strenger werden. Pads spielen eine zentrale Rolle beim CMP, da ihre Porenstruktur, ihr Nutmuster und ihre Härte den Oberflächenzustand neben der Schlämm-Chemie beeinflussen. Der SiC Wafer Polishing Markt bevorzugt Pad-Lieferanten, die eine stabile Leistung über eine Reihe von Wafergrößen hinweg liefern können. Fujibo Holdings hielt einen geschätzten globalen Marktanteil von 80 % bei weichen CMP-Pads, einer Kategorie, die beim abschließenden SiC-Polieren eingesetzt wird.

Fujibo kündigte im November 2025 eine Investition von 8,7 Milliarden JPY (~0,05 Milliarden USD) in seiner Mibu-gawa-Fabrik an, um die Produktion weicher CMP-Pads bis Ende des Geschäftsjahres 2028 um 60 % zu steigern. Das Unternehmen baut außerdem ein Forschungs- und Entwicklungszentrum im Wert von 6,5 Milliarden JPY in Taiwan, mit einem Betriebsziel in der ersten Hälfte des Geschäftsjahres 2027, um mit asiatischen Halbleiterfabriken an Pad-und-Schlamm-Kombinationen zu arbeiten. Schleifpulver bleiben wichtig für das anfängliche Schleifen und Läppen, wo größere Wafer einen erheblichen Materialabtrag erfordern. Diamantschlämme werden für das mechanische Zwischenpolieren verwendet, während kolloidale Siliziumdioxid-Suspensionen für die abschließende Endbearbeitung eingesetzt werden. Kolloidales Siliziumdioxid gewinnt an Bedeutung, da die Anforderungen an die Oberflächenrauheit unter 0,1 nm Ra sinken.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Das chemisch-mechanische Polieren hielt im Jahr 2026 einen Umsatzanteil von 55,17 % und wird voraussichtlich bis 2032 mit einer CAGR von 40,17 % wachsen. CMP kombiniert chemische Oxidation mit mechanischem Abtrag und ist der etablierte Weg zu sub-nanometeriger Rauheit, ohne neue Unterschichtschäden zu erzeugen. Diese Fähigkeit ist sowohl für die Si- als auch für die C-Fläche von SiC-Substraten wichtig. Die Marktgröße des SiC Wafer Polishing Marktes für CMP profitiert von den Anforderungen an epitaxiebereite Oberflächen in Automobil-, Industrie- und Energieanwendungen. Semiconductor Equipment and Materials International (SEMI) identifizierte in seinem Hilfsbericht vom August 2025 Lücken in der Echtzeit-CMP-Metrologie.

Mechanisches Polieren bleibt wichtig, um Oberflächenschäden durch Sägen und Schleifen zu beseitigen. Pureon AG führte Prozesse ein, die IRINO-PROSiC-Verbundpads und Diamantsuspensionen kombinieren, um eine Gesamtdickenvariation von unter 1 µm bei 150-mm-SiC-Wafern ohne zwischenzeitliche Pad-Konditionierung zu erzielen. Elektropolieren und plasmaunterstütztes Polieren bleiben kleinere Methoden, die hauptsächlich für Forschungsanwendungen oder spezifische Polytypen eingesetzt werden. Jüngste Arbeiten zu UV-gehärteten Pads und katalytischen Verbundschleifmitteln spiegeln das anhaltende Interesse an spannungsfreien Endbearbeitungsansätzen wider. Chemisches Polieren schreitet ebenfalls voran, da Halbleiterfabriken schleifmittelfreie Endpoliermethoden testen, die darauf abzielen, Kratzerdefekte zu reduzieren.

Leistungselektronik entfiel im Jahr 2026 auf einen Umsatzanteil von 70,34 % und wird voraussichtlich bis 2032 mit einer CAGR von 42,61 % wachsen. EV-Wechselrichter, Bordladegeräte, industrielle Motorantriebe und Konverter für erneuerbare Energien wechseln von Silizium zu SiC-Bauelementen. Die Qualifikationsanforderungen im Automobilbereich sind besonders anspruchsvoll, da Waferhersteller spezifische Oberflächen- und Defektstandards erfüllen müssen. Dies verschafft qualifizierten Verbrauchsmateriallieferanten eine dauerhaftere Position in der Lieferkette. Der SiC Wafer Polishing Markt profitiert auch von der Nachfrage nach unterbrechungsfreien Stromversorgungen für Rechenzentren, die hocheffiziente SiC-Leistungsbauelemente verwenden.

LED-Anwendungen behalten eine wesentliche, aber rückläufige Rolle, da Galliumnitrid (GaN) auf Silizium die Verwendung von SiC-Substraten in der LED-Produktion reduziert. Dieser Wandel erhöht die durchschnittliche Anforderung an die Oberflächenqualität, da Substrate für Leistungsbauelemente engere Endbearbeitungsspezifikationen benötigen. Sensoren, Detektoren und HF-Bauelemente bleiben kleinere Anwendungen mit spezifischen Materialanforderungen. HF-Bauelemente verwenden semi-isolierende SiC-Substrate und können CMP-Chemien erfordern, die sich von denen für leitfähige Leistungsbauelement-Substrate unterscheiden.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Geografische Analyse

Asien-Pazifik

Asien-Pazifik hielt im Jahr 2026 einen Marktanteil von 40,38 % am SiC Wafer Polishing Markt und wird voraussichtlich bis 2032 mit einer CAGR von 40,04 % wachsen. China unterstützt die regionale Nachfrage durch Investitionen in die SiC-Fertigung, den großflächigen EV-Einsatz und den Ausbau erneuerbarer Energien. Die YOFC-SiC-Wafer-Anlage in Wuhan nahm 2025 den Betrieb mit einer Jahreskapazität von 360.000 Wafern auf, ausreichend für die Versorgung von Chips für 1,44 Millionen Fahrzeuge mit neuer Energie^[2]. Chinas Steuerpolitik-Mitteilung von 2025 umfasst Polierpads und Schlämme unter den Materialien, die für eine Vorzugsbehandlung in Frage kommen. Japan trägt durch Fujibo, Fujimi und JSR bei, während Südkorea und Taiwan daran arbeiten, 200-mm-SiC-Prozesse zu qualifizieren und die Möglichkeiten zur gemeinsamen Entwicklung für Materiallieferanten zu stärken.

Nordamerika

Nordamerika ist ein bedeutender Markt für SiC Wafer Polishing und umfasst Waferlieferanten, Bauelementehersteller und Verbrauchsmaterialentwickler. Wolfspeeds Wechsel hin zu 200-mm-Substratumsätzen unterstützt die wiederkehrende Nachfrage nach qualifizierten CMP-Produkten, während Entegris Epic Power CMP-Pads und Schlamm-Recyclingsysteme für Hochkapazitätsfabriken liefert. US-Chip-Anreize unterstützen neue Waferkapazitäten, die Polierwerkzeuge und Verbrauchsmaterialien für größere Formate erfordern, während Engis Grind-to-CMP-Lösungen für 150-mm- und 200-mm-Wafer anbietet. Zu den Compliance-Faktoren gehören OSHA-Anforderungen und EPA-Regeln für Halbleiter-Luftemissionen für die Handhabung von Schlämmen und die Abfallbehandlung. EPA und OSHA erneuerten im Januar 2025 ihre Zusammenarbeit in der chemischen Sicherheit und stärkten damit die chemischen Managementstandards in allen Produktionsstätten.

Europa, Südostasien und aufstrebende Regionen

Europa baut seine Rolle in der SiC-Leistungsbauelementeproduktion durch die geplante integrierte Anlage von Onsemi in der Tschechischen Republik aus. Die Anlage soll 2027 den kommerziellen Betrieb aufnehmen und Stufen vom Kristallwachstum bis zu fertigen Bauelementen abdecken. Infineon stellt seinen Standort in Kulim, Malaysia, von der 150-mm- auf die 200-mm-Waferproduktion um, was Nachfrage in Südostasien erzeugt. Das Gesetz der Europäischen Union über kritische Rohstoffe unterstützt vorgelagerte Lieferketten, während Brasilien, Saudi-Arabien und Indien ihren Fokus auf SiC-Leistungselektronik durch Initiativen in den Bereichen erneuerbare Energien und Halbleiter verstärken.