Marktgröße und Marktanteil für Halbleiter-Wafer-Bildprüfsysteme – Wachstumstrends und Prognose (2026–2031)

Globale Markttrends und Erkenntnisse für Halbleiter-Wafer-Bildprüfsysteme

KI-gestützte Defektklassifizierung und geschlossene Regelkreise zur Ausbeute-Steuerung

Die KI-basierte Klassifizierung verknüpft Prüfergebnisse in der Halbleiterfertigung mit hohem Volumen direkter mit Entscheidungen zur Ausbeute-Steuerung. Onto Innovation berichtete, dass seine ADC Total Solution die Stördefekte in Produktionsversuchen mit 300-mm-Umverdrahtungsschichten von mehr als 2.000 pro Prüfdurchlauf auf weniger als 100 reduzierte. Dieselbe Arbeit berichtete von einer 100-prozentigen Genauigkeit bei der Musterklas­sifizierung auf Waferebene und einer Defektentkommensrate von unter 0,03 %.^{[1]Bryce Chi, Austin Hsu, Jay Chen, Andy Chen und Maruko Wu, „Skalierbare KI-gestützte Prüfung für Inline-Störfilterung und ganzheitliche Wafer-Musterklassifizierung”, SPIE Proceedings, spie.org.} ASML berichtete, dass seine Computational Guided Inspection die Erfassung defekter Dies bei Micron-Speicherfertigungsstandorten im Vergleich zu statischen Stichprobenplänen um bis zu das 4,3-Fache verbesserte. Diese Ergebnisse reduzieren den manuellen Überprüfungsaufwand und ermöglichen es Fabs, schneller zu reagieren, wenn eine Prozessabweichung auftritt. Der Markt für Halbleiter-Wafer-Bildprüfsysteme profitiert, wenn Prüfplattformen große Bildmengen in Entscheidungen übersetzen können, die Produktionsteams ohne Verzögerung nutzen können.

Komplexität von Advanced-Node- und 3D-Bauelementen

Neue Bauelementarchitekturen verändern die Defekte, die die Ausbeute begrenzen können, anstatt lediglich eine feinere optische Empfindlichkeit zu erfordern. Gate-all-around-Bauelemente können Nanosheet- und Gate-Dielektrikum-Defekte einführen, die durch konventionelle Hochdurchsatz-Optikverfahren schwer zu identifizieren sind. Applied Materials stellte im Februar 2025 sein SEMVision-H20-System für vergrabene nanoskalige Defekte in der 2-nm-Logik-, Advanced-DRAM- und 3D-NAND-Fertigung vor.^{[2]Applied Materials, „Applied Materials beschleunigt die Chip-Defektüberprüfung mit einem eBeam-System der nächsten Generation”, ASM International Electronic Device Failure Analysis Society, asminternational.org.} KLA stellte im April 2025 seine Breitbandplasmasysteme 3935 und 3920 EP für die empfindliche Logik- und Speicherprüfung bei 5-nm-Knoten und darunter vor. Eine höhere Designdichte erhöht auch die Anzahl der erforderlichen Prüfungen, bevor sich Defekte durch spätere Waferverarbeitungsschritte ausbreiten. Der Markt für Halbleiter-Wafer-Bildprüfsysteme gewinnt durch diese höhere Prüfintensität Unterstützung, selbst wenn ein Hersteller keine neue Fab-Kapazität hinzufügt.

Heterogene Integration, HBM und Chiplet-Packaging

HBM, Chiplets und Through-Silicon-Via-Strukturen schaffen Prüfanforderungen, die sich von denen konventioneller planarer Wafer unterscheiden. Diese Designs sind auf zuverlässige Verbindung und Ausrichtung über mehrere Dies hinweg angewiesen, was die Kosten eines unentdeckten Defekts vor der Endmontage erhöht. Onto Innovation brachte im März 2026 die Dragonfly-G5-Plattform mit einer Defektempfindlichkeit von 150 nm, maschinenlernbasierter Die-zu-Die-Erkennung und einem mehr als 3-fachen Durchsatz des Vorgängers auf den Markt. Ein führender HBM-Hersteller hat sich nach seinem Evaluierungsprozess zu einer zweistelligen Anzahl von Dragonfly-G5-Einheiten verpflichtet. Der Markt für Halbleiter-Wafer-Bildprüfsysteme weitet sich auf Arbeitsablufe aus, die erfordern, dass optische, Infrarot-, Röntgen- und Analysefähigkeiten zusammenarbeiten. Dies erhöht die Bedeutung von Plattformen, die komplexe Strukturen prüfen können, ohne die Produktion unnötig zu verlangsamen.

Fab-Regionalisierung und staatlich geförderte Kapazitätserweiterung

Staatlich geförderte Bauprogramme schaffen Nachfrage nach Prozesssteuerungsanlagen an neuen Produktionsstandorten. Das CHIPS-for-America-Programm stellte 39 Milliarden USD an Fertigungsanreizen für 40 Projekte mit 19 Unternehmen bereit und hatte bis Januar 2025 Zusagen in Höhe von 30,7 Milliarden USD sowie Darlehen in Höhe von 5,5 Milliarden USD vergeben. TSMC kündigte im Juli 2026 eine zusätzliche US-Fertigungsinvestition von 100 Milliarden USD an, zusätzlich zu seiner bestehenden Verpflichtung von 65 Milliarden USD. Jede neue Fab benötigt Prüfwerkzeuge für die eingehende Qualifizierung, das Inline-Monitoring und die ausgehende Qualitätskontrolle. Anbieter müssen auch separate Qualifizierungsarbeiten unterstützen, wenn Produktionsrezepte in einer neuen Region eingerichtet werden. Dies schafft längere Beschaffungszyklen und belohnt Marktteilnehmer im Bereich Halbleiter-Wafer-Bildprüfsysteme mit breiter Serviceabdeckung und etablierten Kundenbeziehungen.

Hohe Kapital- und Integrationskosten für fortschrittliche Prüfwerkzeuge

Fortschrittliche optische und E-Beam-Plattformen gehören zu den teuersten Einzelanschaffungen innerhalb einer Wafer-Fab. Die Kosten steigen, wenn Käufer hohen Durchsatz, höhere Empfindlichkeit und mehrere Prüffähigkeiten auf einer Plattform benötigen. Der Hardwarekauf ist nur ein Teil der Verpflichtung, da das Werkzeug auch mit Prozesssteuerungssoftware und automatisierten Materialhandhabungssystemen verbunden werden muss. KI-gestützte Arbeitsabläufe können für den Kunden zusätzliche Anforderungen an Datenverwaltung und Modellpflege mit sich bringen. Kleinere Hersteller und 200-mm-Anlagen können mit einer längeren Amortisationszeit konfrontiert sein, da ihre Produktionswirtschaft auf ausgereiften Knoten basiert. Diese Bedingungen können Geräteauffrischungen in Teilen des Marktes für Halbleiter-Wafer-Bildprüfsysteme verlangsamen, die nicht an der Spitzentechnologie operieren.

Exportkontrollen und fragmentierte Compliance-Anforderungen

US-amerikanische Exportkontrollen haben Verkaufs- und Supportentscheidungen für Anbieter fortschrittlicher Halbleiterfertigungsanlagen komplexer gemacht. Die FN5-Regel vom Dezember 2024 erweiterte die Lizenzierungsanforderungen auf 21 weitere Länder mit Waffenembargo über die Volksrepublik China und Macau hinaus, mit Wirkung ab März 2025.^{[3]Bureau of Industry and Security, „Handelsministerium verschärft Beschränkungen für Advanced-Computing-Halbleiter und Halbleiterfertigungsanlagen”, US-Handelsministerium, bis.gov.} Beschränkungen der Entitätsliste können transaktionsspezifische Lizenzierungsanforderungen auferlegen, auch für einige Produkte mit US-amerikanischen Ursprungskomponenten. Diese Verpflichtungen können den Zugang zu eingeschränkten Kundengruppen verringern und ein kontinuierliches Compliance-Management erfordern. Sie fördern auch die Entwicklung inländischer Anlagen in Märkten, in denen ausländische Systeme schwerer zu beschaffen sind. Der Markt für Halbleiter-Wafer-Bildprüfsysteme wird daher in seiner Wettbewerbsstruktur und im Kundenzugang zunehmend regionaler.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschränkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Nach Systemtyp führen optische Systeme, während E-Beam-Systeme an Boden gewinnen

Optische Prüfsysteme hielten im Jahr 2025 einen Marktanteil von 68,23 % am Markt für Halbleiter-Wafer-Bildprüfsysteme. Hellfeld- und Dunkelfeld-Plattformen bleiben weit verbreitet, da sie einen hohen Durchsatz bei strukturierten und unstrukturierten Wafer-Arbeitsabläufen bieten. Ihre etablierten Rezeptbibliotheken unterstützen auch eine wiederholbare Bereitstellung in Hochvolumen-Foundries und Speicher-Fabs, ein praktischer Vorteil im Markt für Halbleiter-Wafer-Bildprüfsysteme, da Kunden auf vertrauten Arbeitsabläufen aufbauen können, anstatt jede Produktionsqualifizierung von Grund auf neu zu beginnen. Röntgenprüfsysteme bedienen einen wachsenden Bedarf bei der Prüfung von Advanced Packaging und Through-Silicon-Via-Wafern. Sie bieten zerstörungsfreie Unterflächenabbildung, wo Systeme mit sichtbarem Licht nur begrenzte Reichweite haben.

E-Beam-Prüf- und Überprüfungssysteme werden bis 2031 voraussichtlich mit einer CAGR von 10,60 % wachsen. Ihre Hauptstärke liegt in der Fähigkeit, sub-10-nm-Defekte in vergrabenen Schichten aufzulösen, die durch optische Prüfung möglicherweise nicht sichtbar sind. Gate-all-around-Bauelemente und rückseitige Stromversorgungsnetzwerke erhöhen den Wert der Spannungskontrast-Prüfung für Kontakte und dielektrische Strukturen. KIOXIA Iwate begann im September 2025 mit der Evaluierung einer Galliumnitrid-basierten E-Beam-Plattform, die gemeinsam von Photoelectron Soul und der Universität Nagoya entwickelt wurde. Die Entwickler berichteten von einer mehr als 20-fach höheren Photokathoden-Haltbarkeit im Vergleich zu konventionellen E-Beam-Quellen, was eine langjährige Einschränkung des Produktionsdurchsatzes behebt.^{[4]Institut für Materialien und Systeme für Nachhaltigkeit der Universität Nagoya, „Neue Plattform für Halbleiterprüfung und Metrologie, entwickelt durch gemeinsame Forschung von Photo Electron Soul und der Universität Nagoya, beginnt Validierung bei KIOXIA Iwate”, Universität Nagoya, imass.nagoya-u.ac.jp.} Der Übergang von der Stichprobenüberprüfung zur Inline-Nutzung kann die Werkzeugnachfrage und den Servicebedarf im Markt für Halbleiter-Wafer-Bildprüfsysteme erhöhen.

Nach Waferoberfläche und Muster unterstützt die strukturierte Prüfung die Ausbeute bei Advanced Nodes

Die strukturierte Waferprüfung entfiel im Jahr 2025 auf 73,14 % des Marktes für Halbleiter-Wafer-Bildprüfsysteme und wird bis 2031 voraussichtlich mit einer CAGR von 11,30 % wachsen. Die Kategorie wird eingesetzt, nachdem Prozessschichten Bauelementmerkmale auf dem Wafer gebildet haben. Die-zu-Die- und Die-zu-Datenbank-Vergleiche helfen dabei, Prozessdefekte vom beabsichtigten Schaltkreislayout zu trennen. Dies ist bei Advanced-Logic- und Speicherknoten wichtig, wo enge Abstände die Defektidentifizierung erschweren. Die Marktgröße für strukturierte Arbeitsabläufe im Markt für Halbleiter-Wafer-Bildprüfsysteme wird durch die steigende Anzahl kritischer Schichten angetrieben, die vor der weiteren Verarbeitung geprüft werden müssen, was Kosten verursacht.

ASML validierte 2024 ein 25-Beamlet-Multi-Elektronenstrahl-System bei Micron-DRAM- und 3D-NAND-Produktionsstandorten. Die Plattform identifizierte Spannungskontrast-Defekte als ihren Hauptanwendungsfall und physische Defekte als sekundäre Fähigkeit.^{[5]ASML Holding N.V., „Multi-Elektronenstrahl-Prüfanwendung in Speicher-Fab”, SPIE Proceedings, spie.org.} Die unstrukturierte Waferprüfung bleibt für die eingehende Substratqualifizierung, die Überwachung von Blanket-Schichten und die Materialcharakterisierung vor Beginn der Bauelementefertigung unerlässlich. Sie ist besonders relevant für Siliziumkarbid- und Galliumnitrid-Substrate, wo eine frühzeitige Überprüfung die weitere Verarbeitung von defektem Material verhindern kann. Onto Innovation berichtete, dass die XY-Stufen-Photolumineszenz-Abtastung eine gleichmäßige Empfindlichkeit von der Mitte bis zum Rand bei 200-mm- und 300-mm-Siliziumkarbid-Wafern aufrechterhielt. Die Kategorie kann weiteren Einsatz gewinnen, wenn die Durchmesser von Verbindungshalbleiter-Wafern wachsen.

Nach Prüfmodus haben Inline-Systeme Priorität in der Produktionssteuerung

Die Inline-Prüfung hielt im Jahr 2025 einen Anteil von 65,93 % am Markt für Halbleiter-Wafer-Bildprüfsysteme und wird bis 2031 voraussichtlich mit einer CAGR von 10,50 % wachsen. Sie ermöglicht es Herstellern, Defektabweichungen zu identifizieren, während sich Wafer noch im Produktionsfluss befinden. Eine frühzeitige Erkennung kann ein Kontaminationsereignis stoppen, bevor zusätzliche Prozessschichten betroffene Wafer kostspieliger im Ausschuss machen. Dies ist umso wichtiger, je mehr 3D-NAND-Strukturen Schichten hinzufügen und Advanced-Node-Wafer einen höheren Verarbeitungswert tragen. Inline-Plattformen müssen Geschwindigkeit mit ausreichender Empfindlichkeit für jeden überwachten Prozessschritt kombinieren.

Die At-Line-Prüfung bietet einen Mittelweg für Arbeiten, die eine Probenübertragung und begrenzte Einrichtung in der Nähe der Produktionslinie erfordern. Die Offline- und Laborprüfung bleibt wichtig für Fehleranalyse, Prozessentwicklung und Ursachenforschung, bei der analytische Tiefe wichtiger ist als Geschwindigkeit. E-Beam-Überprüfung und Röntgen-Computertomografie sind in diesen Umgebungen mit geringerem Durchsatz besonders relevant. Große Bilddateien sind eine praktische Überlegung, da ein optisches Hochvolumen-Inline-Werkzeug während einer Schicht Terabytes an Daten erzeugen kann. Im Markt für Halbleiter-Wafer-Bildprüfsysteme reagieren Anbieter, indem sie mehr KI-Inferenz in Prüfplattformen verlagern, anstatt sich nur auf zentralisierte Rechenressourcen zu verlassen, was den Rückkopplungspfad zwischen Bilderfassung, Defektklassifizierung und der Reaktion eines Produktionsteams verkürzen kann. Dies unterstützt schnelleres Feedback und hilft Kunden gleichzeitig, die Infrastrukturanforderungen im Zusammenhang mit dem Markt für Halbleiter-Wafer-Bildprüfsysteme zu bewältigen.

Nach Anwendung gewinnt die Lithografieprüfung bei Advanced Nodes an Bedeutung

Die Defekterkennung und -klassifizierung entfiel im Jahr 2025 auf 39,41 % des Umsatzes im Markt für Halbleiter-Wafer-Bildprüfsysteme. Sie umfasst die Partikelerkennung, die Identifizierung von Musterdefekten und die KI-gestützte Defektgruppierung über mehrere Prüfmodi hinweg. Der breite Anwendungsbereich macht sie zu einem zentralen Bestandteil des täglichen Ausbeute-Managements. Die Muster- und Prozessüberwachung ist die zweitgrößte Anwendung, da sie systematische Variationen über Werkzeugflotten und Produktionslose hinweg verfolgt. Die Waferqualifizierung und eingehende Qualitätskontrolle bietet eine separate Überprüfung von Substraten, bevor sie in kritische Fertigungsstufen eintreten.

Die Prüfung kritischer Schichten und Lithografieprozesse wird bis 2031 voraussichtlich mit einer CAGR von 10,87 % wachsen. Die EUV-Maskenqualifizierung und sub-3-nm-Prozessschichten erfordern eine engere Kontrolle, da kleine druckbare Defekte zu systematischen Ausbeuteverlusten über ein Waferlos hinweg führen können. Lasertec veröffentlichte im Oktober 2025 das ACTIS-A200HiT-aktinische EUV-Mustermasken-Prüfsystem. Es lieferte die 3-fache Prüfgeschwindigkeit des ACTIS A150 bei gleichzeitiger Beibehaltung der Empfindlichkeit für die Erkennung druckbarer Defekte. Die Makrodefekterkennung und maskenrelevante Arbeiten ergänzen diese Anwendungen in der Packaging- und Substratproduktion. Die Verbindung zwischen EUV-Einführung und der Prüfung kritischer Schichten unterstützt die Nachfrage im Markt für Halbleiter-Wafer-Bildprüfsysteme, wenn Kunden auf neue Lithografieknoten umsteigen.

Nach Endverbraucherbranche steigern Speicherhersteller die Prüfnachfrage

Halbleiterfoundries hielten im Jahr 2025 einen Anteil von 42,83 % am Endverbrauchermarkt. Ihre Position spiegelt die Advanced-Logic-Kapazität in Taiwan, Südkorea und den Vereinigten Staaten wider, wo die Prüfintensität bei 3 nm und darunter hoch ist. Integrierte Bauelementehersteller stellen die nächste wichtige Kundengruppe dar, da sie vielfältige Logik-, Analog- und Leistungsbauelementeportfolios verwalten. OSAT-Anbieter werden zu zusätzlichen Käufern, da Advanced Packaging Prüfmethoden erfordert, die bisher hauptsächlich mit Front-End-Wafer-Fabs assoziiert wurden. Waferhersteller und Spezialsubstratproduzenten benötigen ebenfalls Qualifizierungswerkzeuge, die Materialdefekte vor der Bauelementefertigung identifizieren können.

Speicherhersteller werden bis 2031 voraussichtlich mit einer CAGR von 10,15 % wachsen. HBM-Stapelung und wachsende 3D-NAND-Schichtzahlen fügen Prüfschritte für die Through-Silicon-Via-Verarbeitung, die Handhabung dünner Dies und die Ausrichtung hinzu. Samsung erweiterte bis Ende 2026 die 1c-DRAM-Kapazität durch Umrüstungen und Gerätezugaben auf mehr als 200.000 Wafer pro Monat. SK Hynix erweiterte ebenfalls die 1b-DRAM-Kapazität bei M15X und rüstete M14- und M16-Anlagen für HBM und Server-DRAM um. Diese Programme erhöhen den Wert von Systemen, die Ausbeute-Lernzyklen verkürzen, was den Markt für Halbleiter-Wafer-Bildprüfsysteme bei speicherfokussierten Kunden unterstützt.

Geografische Analyse

Der asiatisch-pazifische Raum hielt im Jahr 2025 einen Anteil von 66,11 % am Markt für Halbleiter-Wafer-Bildprüfsysteme und wird bis 2031 voraussichtlich mit einer CAGR von 11,21 % wachsen. Taiwan verfügt über eine dichte Spitzentechnologie-Foundry-Kapazität bei sub-5-nm-Knoten, was eine hohe Prüfintensität pro Wafer unterstützt. Südkorea kombiniert HBM- und Advanced-DRAM-Übergänge, was die Nachfrage nach optischen und E-Beam-Plattformen erhöht. China stellt ein anderes Umfeld dar, da internationale Anbieter exportbezogenen Beschränkungen gegenüberstehen, während inländische Anlagenunternehmen ihre Fähigkeiten ausbauen wollen. Japan hält durch Lasertec und seine ACTIS-Produktfamilie eine besondere Position bei der aktinischen EUV-Maskenprüfung.

Nordamerika und Europa gewinnen durch neue Fab-Konstruktionen und Investitionen in inländische Halbleiterlieferketten an Gerätebedarf. Das US-amerikanische Anreizprogramm unterstützt neue Anlagen, die vollständige Qualifizierungssätze und Inline-Prozesssteuerungsanlagen benötigen. ZEISS SMT kündigte eine Kapazitätserweiterung für 2026 für Halbleiterprüfungs-, Metrologie- und Defektanalyselösungen für Advanced-Node- und Advanced-Packaging-Anwendungen an.^{[6]ZEISS Semiconductor Manufacturing Technology, „ZEISS SMT erweitert Kapazitäten für die Halbleiterzukunft”, ZEISS, zeiss.com.} Europa verfügt auch über eine Präzisionsoptikbasis, die den breiteren Markt für Halbleiter-Wafer-Bildprüfsysteme unterstützt. Diese Regionen erfordern von Anbietern die Verwaltung lokaler Installationen, Serviceanforderungen und separater Produktionsqualifizierungen.

Der Nahe Osten und Afrika sowie Südamerika repräsentieren einen kleineren Anteil der globalen Waferprüfungsnachfrage. Ihre Aktivitäten sind stärker mit Spezialhalbleitern, Montage, Tests und Technologieinfrastruktur als mit Spitzentechnologie-Logik-Fabs verbunden. Die Vereinigten Arabischen Emirate und Saudi-Arabien haben Technologieinfrastruktur und frühe Gespräche über inländische Test- und Packaging-Kapazitäten verfolgt. Südamerika ist stärker mit der Elektronikmontage und der Nachfrage nach verpackten Komponenten verbunden, insbesondere in Brasilien. Diese Regionen bleiben bis 2031 für die Advanced-Wafer-Prüfung peripher, aber eine künftige Fab-Diversifizierung könnte längerfristige Chancen für den Markt für Halbleiter-Wafer-Bildprüfsysteme schaffen.